[发明专利]用于联机加密处理的高性能自主硬件引擎

说明书

本申请案涉及用于联机加密处理的高性能自主硬件引擎。运行中加密引擎(101)定位在处理器总线(103及104)之间，且在总线(105)上经由外部存储器接口(106)连接到外部存储器(107)。可经由所述处理器总线中的一者(103)对配置寄存器(102)进行编程。经由所述处理器总线中的一者(104)将未经加密数据写入/读取到加密引擎(101)。所述加密引擎(101)经由外部存储器接口(106)与外部存储器(107)往返通信。所述外部存储器(107)包含可为未经加密或经加密的多个存储器区段。可使用相异及不同加密密钥加密经加密区段。根据需要，将多个加密核心动态分配到加密、解密及消息认证码产生。

本申请是申请日为2015年6月12日，申请号为“201510321409.8”，而发明名称为“用于联机加密处理的高性能自主硬件引擎”的中国专利申请的分案申请。

技术领域

本发明的技术领域为数据加密。

背景技术

许多新兴应用程序需要物理安全性以及防御软件攻击的常规安全性。举例来说，在数字版权管理(DRM)中，计算机系统的拥有者具有破坏系统安全性以制作受保护的数字内容的非法副本的动机。

类似地，移动代理应用程序要求敏感电子交易在不受信任的主机上执行。所述主机可处于敌对者(adversary)的控制之下，所述敌对者在金融上具有破坏系统并改变移动代理的行为的动机。因此，在因特网时代，物理安全性对于启用许多应用程序来说是必要的。

建立物理安全系统的常规方式是基于在私有且防干扰的环境中建立含有处理器及存储器元件的处理系统，所述私有且防干扰的环境通常使用主动入侵检测器来实施。提供高级抗干扰可能十分昂贵。此外，这些系统的应用限于执行较小数目的安全性关键操作，这是因为系统计算能力受到可围封在小型抗干扰封装中的组件的限制。此外，这些处理器不够灵活，例如，其存储器或I/O子系统无法容易地升级。

仅要求单个处理器芯片具有抗干扰性将显著增强安全计算能力，使得具有较严苛的计算要求的应用成为可能。近来已提出安全处理器，其中仅单个处理器芯片是受信任的且包含芯片外存储器的所有其它组件的操作由所述处理器验证。

为实现单芯片安全处理器，必须开发防止攻击者干扰芯片外的不受信任的存储器的两个主要基元(primitive)：存储器完整性验证及加密。完整性验证检查敌对者是否改变运行程序的状态。如果检测到任何讹误(corruption)，那么处理器中止被干扰的任何任务以避免产生错误结果。加密确保存储在芯片外存储器中的数据的保密性。

为具有价值，验证及加密方案不可以对计算施加过大的性能惩罚。

鉴于芯片外存储器完整性验证，安全处理器可提供其中软件过程可在经认证环境中运行的干扰明显(TE)环境，使得确保检测到敌对者的任何物理干扰或软件干扰。TE环境实现例如经证明的执行及商业网格计算等应用，其中可在确保正确处理数据的计算环境的情况下出售计算能力。TE处理的性能开销主要取决于完整性验证的性能。

在使用完整性验证及加密两者的情况下，安全处理器可提供私有且经认证的抗干扰(PTR)环境，其中，此外，敌对者无法通过干扰或以其它方式观察系统操作来获得关于所述环境中的软件及数据的任何信息。PTR环境可实现可信第三方计算、安全移动代理及数字版权管理(DRM)应用。

首字母缩写词、缩写词及定义

发明内容