[发明专利]基于非易失器件的通用逻辑综合方法及装置

权利要求书

1.一种基于非易失器件的通用逻辑综合方法，其特征在于，包括以下步骤：

获取基础逻辑门描述文件和电路描述文件，将所述基础逻辑门描述文件和所述电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；

根据映射规则生成器和所述基础逻辑门描述文件生成逻辑门位置约束关系，以所述逻辑门位置约束关系、所述基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果；

还包括：

对多种非易失逻辑进行通用抽象描述，将通用抽象描述后的多种非易失逻辑表示为所述基础逻辑门描述文件；

所述对多种非易失逻辑进行通用抽象描述，包括：

通过三元组对非易失逻辑进行通用抽象描述：

(B，r，c)，s.t.B∈{R，V}，r∈{WL_{{1，...，n}}}，c∈{BL_{{1，...，n}}}

其中，B表示布尔变量的表示类型，R表示电阻，V表示电压，r与c分别表示在字线WL和位线BL上的坐标。

2.根据权利要求1所述的基于非易失器件的通用逻辑综合方法，其特征在于，所述优化结果包括：逻辑映射方法、操作序列、延迟和资源占用。

3.根据权利要求1所述的基于非易失器件的通用逻辑综合方法，其特征在于，还包括：

根据逻辑门的可并行条件和所述实际内存约束建立逻辑门操作模型；

通过所述逻辑门操作模型对所述优化求解器的优化进行约束。

4.根据权利要求3所述的基于非易失器件的通用逻辑综合方法，其特征在于，所述逻辑门操作模型包括输入转化阶段，输出位置清空阶段及逻辑操作阶段，根据所述输入转化阶段，所述输出位置清空阶段及所述逻辑操作阶段建模，计算完成一个逻辑操作的总时间：

其中，t_start和t_end表示逻辑操作的起始时间和结束时间，t_trans，i表示输入转化时间，t_clear.j表示输出位置清空时间，t_logic表示逻辑操作时间；

对所述逻辑操作的总时间建模后对所述优化求解器的优化进行约束。

5.根据权利要求1所述的基于非易失器件的通用逻辑综合方法，其特征在于，还包括：

根据各个逻辑门接收到的输入信号的最大延迟对逻辑门进行编号，根据逻辑门的编号将所述基础逻辑门网表文件划分为多个子电路模块，通过所述优化求解器按顺序对所述多个子电路模块进行优化，将各个子电路模块的优化结果进行合并。

6.一种基于非易失器件的通用逻辑综合方法装置，其特征在于，包括：

第一综合模块，用于获取基础逻辑门描述文件和电路描述文件，将所述基础逻辑门描述文件和所述电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；

第二综合模块，用于根据映射规则生成器和所述基础逻辑门描述文件生成逻辑门位置约束关系，以所述逻辑门位置约束关系、所述基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果；

所述第一综合模块，还用于，

对多种非易失逻辑进行通用抽象描述，将通用抽象描述后的多种非易失逻辑表示为所述基础逻辑门描述文件；

所述对多种非易失逻辑进行通用抽象描述，包括：

通过三元组对非易失逻辑进行通用抽象描述：

(B，r，c)，s.t.B∈{R，V}，r∈{WL_{{1，...，n}}}，c∈{BL_{{1，...，n}}}

其中，B表示布尔变量的表示类型，R表示电阻，V表示电压，r与c分别表示在字线WL和位线BL上的坐标。

7.根据权利要求6所述的基于非易失器件的通用逻辑综合方法装置，其特征在于，所述第二综合模块，还用于，

根据逻辑门的可并行条件和所述实际内存约束建立逻辑门操作模型；

通过所述逻辑门操作模型对所述优化求解器的优化进行约束。