[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

基底，所述基底包括无效区，所述无效区表面具有相互分立的若干第一栅极结构，各个所述第一栅极结构两侧的基底内具有源漏掺杂区，若干所述第一栅极结构沿第一方向排列；

若干相互分立的第一导电层，各个所述第一导电层位于一个或多个所述源漏掺杂区表面，且所述第一栅极结构顶部表面低于第一导电层顶部表面；

若干第一插塞，且各个所述第一导电层部分顶部表面分别具有一个第一插塞；

与若干第一插塞连接的导电结构，且所述导电结构与第一栅极结构电隔离。

2.如权利要求1所述的半导体结构，其特征在于，还包括：位于基底表面的第一介质层，所述第一介质层位于源漏掺杂区表面、第一栅极结构顶部表面和侧壁表面、以及第一导电层侧壁表面；位于第一介质层表面的第二介质层，且所述第二介质层顶部表面齐平于第一插塞顶部表面；位于第二介质层表面的第三介质层，所述第三介质层内具有位于若干所述第一插塞顶部表面的第二导电层，且所述第三介质层顶部表面齐平于第二导电层顶部表面。

3.如权利要求2所述的半导体结构，其特征在于，所述导电结构与若干第一插塞侧壁表面相接触，且所述导电结构沿第一方向延伸。

4.如权利要求3所述的半导体结构，其特征在于，所述导电结构顶部表面齐平于第二介质层顶部表面。

5.如权利要求2所述的半导体结构，其特征在于，所述第一导电层包括：第一端和第二端，所述若干第一插塞分别位于各个所述第一导电层的第一端顶部表面。

6.如权利要求5所述的半导体结构，其特征在于，所述导电结构包括：若干平行第一插塞和平行第二导电层，所述若干平行第一插塞分别位于各个第一导电层的第二端顶部表面，所述平行第二导电层位于若干平行第一插塞顶部表面。

7.如权利要求6所述的半导体结构，其特征在于，所述导电结构还包括：若干平行第二插塞以及平行第三导电层，所述若干平行第二插塞分别位于所述第二导电层顶部表面和平行第二导电层顶部表面，所述平行第三导电层位于若干所述平行第二插塞表面。

8.如权利要求1所述的半导体结构，其特征在于，所述基底还包括：与无效区相邻的有效区，所述有效区表面具有相互分立的第二栅极结构，若干所述第二栅极结构沿第一方向排列；所述源漏掺杂区还位于各个所述第二栅极结构两侧的基底内；各个所述第一导电层还位于所述有效区的一个或多个所述源漏掺杂区表面。

9.如权利要求8所述的半导体结构，其特征在于，当所述有效区位于无效区两侧时，所述导电结构位于第二栅极结构上方。

10.如权利要求2所述的半导体结构，其特征在于，所述第二导电层电连接外源电压。

11.一种如权利要求1至10任一半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括无效区，所述无效区表面具有相互分立的若干第一栅极结构，各个所述第一栅极结构两侧的基底内具有源漏掺杂区，若干所述第一栅极结构沿第一方向排列；

在所述源漏掺杂区表面形成相互分立的若干第一导电层，一个或者多个所述源漏掺杂区表面具有一个所述第一导电层，若干所述第一导电层和若干第一栅极结构相间排列，且所述第一栅极结构顶部表面低于第一导电层顶部表面；

在第一导电层顶部表面形成若干第一插塞，且各个所述第一导电层部分顶部表面分别具有第一插塞；

形成将若干第一导电层电连接的导电结构，且所述导电结构与第一栅极结构电隔离。