[发明专利]输入脉冲信号的脉宽滤波电路及脉宽滤波方法

权利要求书

1.一种输入脉冲信号的脉宽滤波电路，其特征在于，所述脉宽滤波电路包括信号输入端、第一控制电路、第二控制电路、滤波电路和信号输出端；

所述信号输入端分别与所述第一控制电路的第一输入端、所述第二控制电路的第一输入端和所述滤波电路的第一输入端相连；所述信号输出端分别与所述第一控制电路的第二输入端、所述第二控制电路的第二输入端和所述滤波电路的输出端相连；所述第一控制电路的输出端与所述滤波电路的第二输入端相连；所述第二控制电路的输出端与所述滤波电路的第三输入端相连；

当所述信号输入端输入的输入脉冲信号的脉冲宽度小于所述脉宽滤波电路的滤波宽度时，所述滤波电路在所述第一控制电路和所述第二控制电路的控制下滤除所述输入脉冲信号，并将得到的输出信号发送给所述信号输出端进行输出；

当所述信号输入端输入的输入脉冲信号的脉冲宽度大于或等于所述脉宽滤波电路的滤波宽度时，所述滤波电路在所述第一控制电路和所述第二控制电路的控制下保留所述输入脉冲信号，并将得到的输出信号发送给所述信号输出端进行输出，所述输出信号与所述输入脉冲信号的延迟时间大于或等于所述滤波宽度。

2.根据权利要求1所述的电路，其特征在于，所述第一控制电路包括第一延时电路、二输入与非门和第一P沟道金属氧化物半导体场效应PMOS管；

所述第一延时电路的第一输入端为所述第一控制电路的第一输入端；所述第一延时电路的输出端与所述二输入与非门的第一输入端相连；所述二输入与非门的第二输入端为所述第一控制电路的第二输入端；所述二输入与非门的输出端与所述第一PMOS管的栅极相连；所述第一PMOS管的源极与电源相连；所述第一PMOS管的漏极为所述第一控制电路的输出端；

其中，所述第一延时电路包括第二PMOS管、第三PMOS管、第四PMOS管、第一N沟道金属氧化物半导体场效应NMOS管、第二NMOS管、第三NMOS管和第一电容；所述第二PMOS管的源极与电源相连；所述第二PMOS管的栅极与第一偏置电平相连；所述第二PMOS管的漏极与所述第三PMOS管的源极相连；所述第三PMOS管的栅极和所述第一NMOS管的栅极相连后为所述第一延时电路的输入端；所述第三PMOS管的漏极、所述第一NMOS管的漏极、所述第一电容的一端、所述第四PMOS管的漏极和所述第三NMOS管的漏极相连；所述第一NMOS管的源极与所述第二NMOS管的漏极相连；所述第二NMOS管的栅极与第二偏置电平相连；所述第二NMOS管的源极与所述第一电容的另一端接地；所述第四PMOS管的源极与电源相连；所述第三NMOS管的源极接地；所述第四PMOS管的漏极和所述第三NMOS管的漏极相连后为所述第一延时电路的输出端；其中，所述第一电容的充电速度由所述第二PMOS管控制，所述第一电容的放电速度由所述第二NMOS管控制；

所述二输入与非门包括第五PMOS管、第六PMOS管、第四NMOS管和第五NMOS管；所述第五PMOS管的源极和所述第六PMOS管的源极分别与电源相连；所述第五PMOS管的漏极、所述第六PMOS管的漏极和所述第四NMOS管的漏极相连后为所述二输入与非门的输出端；所述第五PMOS管的栅极和所述第四NMOS管的栅极相连后为所述二输入与非门的第二输入端；所述第六PMOS管的栅极和所述第五NMOS管的栅极相连后为所述二输入与非门的第一输入端；所述第四NMOS管的源极与所述第五NMOS管的漏极相连，所述第五NMOS管的源极接地。