[发明专利]一种高速高密度PCB板布线以及阻抗匹配方法在审
| 申请号： | 201911010690.8 | 申请日： | 2019-10-23 |
| 公开（公告）号： | CN110572931A | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | 曹华基;陈晓芳 | 申请（专利权）人： | 无锡凯盟威电子科技有限公司 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02 |
| 代理公司： | 11265 北京挺立专利事务所(普通合伙) | 代理人： | 沃赵新 |
| 地址： | 214000 江苏省无锡市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速差分信号 布线层 倒角 拐点 焊盘 阻抗 线段 高密度PCB板 差分传输线 差分信号线 同一布线层 接地屏蔽 阻抗匹配 参考层 通过孔 位置处 布线 短柱 弯折 反射 连通 | ||
【权利要求书】：
1.一种高速高密度PCB板布线以及阻抗匹配方法，包括:
每根高速差分信号线位于同一布线层上的线段设置有4N个带有倒角的拐点，其中N为自然数，差分信号线通过每个拐点弯折90°，且每个倒角的长度以及角度相同；
不同布线层的高速差分信号线通过孔连通，过孔周围设有接地屏蔽孔，过孔在参考层和布线层位置处均设置焊盘，焊盘中设置有短柱；
获取高速差分信号线的阻抗值Z，确定高速PCB板绝缘介质的介电常数ε，其中过孔孔径d、过孔的间距D、短柱的长度h、、焊盘的环宽r、焊盘的数量N满足以下条件:
。
2.根据权利要求1所述的高密度PCB板布线以及阻抗匹配方法，其特征在于：布线层包括BGA区域和非BGA区域，每根高速差分信号线均部分位于述BGA区域、另一部分位于非BGA区域，位于BGA区域的高速差分信号线的线宽小于非BGA区域的线宽，位于BGA区域的两条高速差分信号线的距离小于位于非BGA区域的两条高速差分信号线的距离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡凯盟威电子科技有限公司，未经无锡凯盟威电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911010690.8/1.html，转载请声明来源钻瓜专利网。
