[发明专利]分频器电路

说明书

一种分频器电路包括：计数器，用以回应于时脉信号的频率及频率比的计数器信号；以及补偿电路，耦接到计数器，并且用以产生输出信号。输出信号具有等于时脉信号的频率除以频率比的频率及大于1/r的工作循环，其中r是频率比。

技术领域

本揭露是关于一种分频电路技术。

背景技术

锁相回路(Phase locked loops,PLL)通常在微控制器、解调器、振荡器、通讯系统、或类似者中使用。锁相回路产生输出信号，此输出信号具有与所接收的输入信号的相位相关的相位。分频器是在锁相回路中的电路，此锁相回路接收具有第一频率的输入信号，并且产生具有第二频率的输出信号，此第二频率是第一频率的可除因数。

发明内容

本揭露提供一种分频器电路，包含：一计数器及一补偿电路。计数器用以产生回应于一时脉信号的频率及频率比的计数器信号。补偿电路耦接到该计数器，并且用以产生具有一频率和一工作循环的输出信号。补偿电路的频率等于时脉信号的频率除以频率比。工作循环大于1/r，其中r为上述的频率比。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭示的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。

图1是根据一些实施例的分频器电路的示意性方块图；

图2是根据一些实施例图示分频器电路的比较器电路的示例构造的图；

图3是根据一些实施例的通过分频器电路的比较器选择电路执行的示例演算法的流程图；

图4是根据一些实施例的分频器电路的示例电路实施方式的示意性电路图；

图5包括根据一些实施例的分频器电路中的各个信号在第一频率比处的时间图；

图6包括根据一些实施例的分频器电路中的各个信号在第二频率比处的时间图；

图7是根据一些实施例的包括分频器电路的锁相回路的方块示意图；

图8是根据一些实施例的方法的流程图。

【符号说明】

Div_out、Fc 信号

FVCO 频率

100 分频器电路

101 计数器

102 补偿电路

103 分频器

104 电压控制振荡器(VCO)

105 时脉信号

110 比较器电路

111 计数器信号

112 比较器选择电路

114 重定时电路

116、117 比较器输出信号

118、120 信号

122 输出信号

204、206、208 比较器

210 比较器电路

211 计数器信号

214、216、218 比较器输出信号

300 比较器选择电路

302、304、306、308、310、312 操作