[发明专利]一种支持多种传输模式的双通路串行RapidIO接口

权利要求书

1.一种支持多种传输模式的双通路串行RapidIO接口，其特征在于，包括：

控制器，用于负责与系统内部进行数据交换、产生请求包和处理响应包，通过软件编程寄存器中的PortID字段可选择数据传输使用的通路；

逻辑层和传输层电路，用于负责包格式转换、包缓存、重排序、包发送、包重发，同时检测、接收、缓存各通路的接收包，向控制器发出输入请求；

物理协议层，用来负责CRC校验、空闲序列产生、传输流控和错误管理；

PCS层，用来负责将每个LANE上的接收数据进行同步、8B/10B解码，根据每个通道上的链路传输情况进行多通道对齐和链路宽度初始化；根据链路初始化宽度，将物理层待发送数据分配到各个通道上，进行8B/10B编码后发送；

SerDes单元，用于在PCS层的并行码组和链路串行码流之间进行数据转换，完成RapidIO协议中PMA层定义的功能；

交叉开关，位于PCS层和SerDes之间，用于根据通道模式对PCS层和SerDes的通道做互联。

2.根据权利要求1所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，所述逻辑层起到包备份、缓解物理链路与系统内部传输速率差的作用，对于双通路传输，两条通路共享逻辑层缓存，用32块独立的缓存实现输出缓存和输入缓存，输出缓存和输入缓存各16块，为每条通路预留一个私有存储空间、为每个优先级的包预留一个存储空间。

3.根据权利要求2所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，所述逻辑层通过写地址标识和读地址标识访问具体的缓存块，在同一时刻，两条通路对缓存块的访问是唯一且互不相同的；两条通路属于完全独立的物理链路，需要根据各自的实际传输状况进行包的发送、重排序、重发等操作，且一条通路上的高优先级包不能阻碍另一条通路上低优先级包的传输，采用两个独立的包发送/重排序控制器分别控制通路0和通路1的包传输。

4.根据权利要求3所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，根据双通路RapidIO的传输模式分类，通路0需要进行双通道和四通道对齐、1x/2x/4x初始化，通路1需要进行双通道对齐、1x/2x初始化；当RapidIO工作在单通路模式时，PCS层只由通路0控制；当RapidIO工作在双通路模式时，由通路0和通路1共同控制；两条通路拥有各自的通道对齐状态机和链路初始化状态机。

5.根据权利要求1-4中任意一项所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，所述控制器中用两个响应器分别对两个通路上的数据传输做出响应，使得控制器对两个通路上的传输响应互不干扰。

6.根据权利要求1-4中任意一项所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，

所述交叉开关用来实现14种传输模式：单通路-1x-LANE0、单通路-1x-LANE1、单通路-1x-LANE2、单通路-1x-LANE3、单通路-2x-LANE0-LANE1、单通路-2x-LANE2-LANE3、单通路-4x-LANE0-LANE1-LANE2-LANE3、双通路-1x-LANE0-LANE1、双通路-1x-LANE0-LANE2、双通路-1x-LANE0-LANE3、双通路-1x-LANE1-LANE2、双通路-1x-LANE2-LANE3、双通路-1x-LANE2-LANE3、双通路-2x-LANE0-LANE1-LANE2-LANE3。

7.根据权利要求1-4中任意一项所述的支持多种传输模式的双通路串行RapidIO接口，其特征在于，所述逻辑层的输出通道模块中通路0和通路1是完全独立的传输链路，通路0和通路1可以同时访问缓存；输出通道向控制器反馈缓存占用情况，控制器将可用包分配给输出通道进行包格式转换和包头处理、分配TID、写入缓存；包发送/重排序控制器选取优先级最高的包进行包组装和切割后送入接口FIFO，带响应的请求包还需将包头送入输入响应Buffer中缓存，；收到包确认信号时释放该包所占缓存空间、收到包未接收信号或包重传信号时重发包。