[发明专利]包括测试焊盘的半导体封装及其形成方法

说明书

提供一种包括测试焊盘的半导体封装及其形成方法。所述半导体封装包括：基底，包括第一接合结构；以及第一半导体芯片，包括第二接合结构，第二接合结构耦合到基底的第一接合结构，其中所述第一接合结构包括：测试焊盘；第一焊盘，电连接到测试焊盘；以及第一绝缘层，其中所述第二接合结构包括：第二焊盘，电连接到第一焊盘；以及第二绝缘层，接触第一绝缘层，且其中所述测试焊盘的至少一部分接触第二绝缘层。

[相关申请的交叉参考]

本申请主张在2018年10月26日在韩国知识产权局提出申请的韩国专利申请第10-2018-0129137号的优先权，所述韩国专利申请的公开内容全文以引用方式并入本申请。

技术领域

根据示例性实施例的设备涉及一种半导体封装，且更具体来说，涉及一种包括测试焊盘的半导体封装。

背景技术

近来，随着对高性能电子产品的需求以及对这种高性能电子产品的微型化的需求一直增加，已经开发了各种类型的半导体封装。为此，正在开发包括多个半导体芯片的半导体封装，在所述半导体封装中将个别芯片安装或堆叠在衬底或另一芯片上来减小半导体封装的厚度。

当对个别芯片进行安装或堆叠时，如果将正常芯片安装或堆叠在有缺陷的芯片上，则不仅有缺陷的芯片而且堆叠在有缺陷的芯片上的正常芯片也可能无法在半导体封装中正常工作。

发明内容

一个或多个示例性实施例提供一种包括能够检查半导体芯片的缺陷的测试焊盘的半导体封装。

根据示例性实施例的一方面，提供一种半导体封装，所述半导体封装包括：基底，包括第一接合结构；以及第一半导体芯片，包括第二接合结构，所述第二接合结构耦合到所述基底的所述第一接合结构，其中所述第一接合结构包括：测试焊盘；第一焊盘，电连接到所述测试焊盘；以及第一绝缘层，其中所述第二接合结构包括：第二焊盘，电连接到所述第一焊盘；以及第二绝缘层，接触所述第一绝缘层，且其中所述测试焊盘的至少一部分接触所述第二绝缘层。

根据另一示例性实施例的一方面，提供一种半导体封装，所述半导体封装包括：基底；以及多个半导体芯片，设置在所述基底上，其中所述多个半导体芯片包括：第一半导体芯片；以及第二半导体芯片，所述第一半导体芯片与所述第二半导体芯片依序堆叠在所述基底上且耦合到所述基底。所述第一半导体芯片包括：第一表面；以及第二表面，与所述第一表面相对。所述第二半导体芯片包括：第三表面；以及第四表面，与所述第三表面相对。所述第一半导体芯片包括第一内部电路布线，所述第一内部电路布线设置在所述第一半导体芯片的第一表面上。所述第二半导体芯片包括第二内部电路布线，所述第二内部电路布线设置在所述第二半导体芯片的所述第三表面上。所述第一半导体芯片的所述第二表面包括：第一焊盘；测试焊盘；以及第一绝缘层。所述第二半导体芯片的所述第三表面包括：第二焊盘，接触所述第一焊盘并接合到所述第一焊盘；以及第二绝缘层，接触所述第一绝缘层并接合到所述第一绝缘层。

根据另一示例性实施例的一方面，提供一种半导体封装，所述半导体封装包括：基底，具有第一表面及与所述第一表面相对的第二表面；下部半导体芯片，设置在所述基底上且具有第三表面及与所述第三表面相对的第四表面；以及上部半导体芯片，设置在所述下部半导体芯片上且具有第五表面及与所述第五表面相对的第六表面。所述基底的所述第二表面及所述下部半导体芯片的所述第四表面中的每一者包括第一接合结构。所述下部半导体芯片的所述第三表面及所述上部半导体芯片的所述第五表面中的每一者包括第二接合结构。所述第一接合结构包括：第一焊盘；测试焊盘；以及第一绝缘层，所述第二接合结构包括：第二焊盘；以及第二绝缘层。所述基底的所述第一接合结构与所述下部半导体芯片的所述第二接合结构在彼此接触的同时接合。所述下部半导体芯片的所述第一接合结构与所述上部半导体芯片的所述第二接合结构在彼此接触的同时接合。

附图说明

通过结合附图理解以下详细说明，将更清楚地理解本公开的以上和/或其他方面、特征及优点，在附图中：