[发明专利]一种基于Winograd稀疏算法的卷积神经网络加速器

说明书

本发明公开了一种基于Winograd稀疏算法的卷积神经网络加速器，其包括：控制模块，用于负责数据的搬移；缓冲模块buffer，用于负载数据的暂存，运算模块，用于负责完成Winograd稀疏算法的运算；在读取阶段，由控制模块发送地址，输入缓存和权重缓存读取外部DRAM中的数据；在数据运算阶段，由运算模块从缓冲模块中读取输入数据、权重数据和权重索引，完成卷积运算；在发送阶段，当输出完成最终的累加操作，再经由输出缓存发送至外部DRAM，最终完成计算。本发明具有结构简单、容易实现、加速效果好等优点。

技术领域

本发明主要涉及到卷积神经网络技术领域，特指一种基于Winograd稀疏算法的卷积神经网络加速器。

背景技术

卷积神经网络目前广泛地应用于各项计算机领域，如图像识别、推荐系统和语言处理。然而，训练和推导卷积神经网络的时间是难以忍受的。原因便是卷积神经网络引入了卷积层，提高了网络中的计算复杂性，带来了巨大的工作负载。这是目前CPU或是嵌入式端处理器所难以解决的。

为了解决这个问题，许多方案被提出，如运算过程中采用GPU加速，或是使用FPGA、定制ASIC等硬件来完成卷积运算。这些方案大多是利用了卷积神经网络算法的并行性从而提高卷积计算效率。但是由于GPU面积、功耗和使用的平台限制，使其很难在热门的移动端或是嵌入式端中得到广泛的应用。因而采用FPGA或是ASIC进行定制化的硬件设计，在控制功耗和面积的情况下达到加速的目的，是一种十分高效的解决手段。

然而，目前FPGA、ASIC方案在处理卷积层运算中更多地是采用直接卷积运算，鲜有使用其他算法的方案。这实际上只是通过硬件来优化运算效率，而忽视了软件或是算法层面的优化空间。从目前趋势来看，卷积神经网络拓扑不断加深从而带来了更高的运算复杂度。因而选择其他的加速方案从而在有限的硬件资源下获得更多效益是很有必要的。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、容易实现、加速效果好的基于Winograd稀疏算法的卷积神经网络加速器。

为解决上述技术问题，本发明采用以下技术方案：

一种基于Winograd稀疏算法的卷积神经网络加速器，其包括：

控制模块，用于负责数据的搬移；

缓冲模块buffer，用于负载数据的暂存，

运算模块，用于负责完成Winograd稀疏算法的运算；

在读取阶段，由控制模块发送地址，输入缓存和权重缓存读取外部DRAM中的数据；在数据运算阶段，由运算模块从缓冲模块中读取输入数据、权重数据和权重索引，完成卷积运算；在发送阶段，当输出完成最终的累加操作，再经由输出缓存发送至外部DRAM，最终完成计算。

作为本发明的进一步改进：所述控制模块包括：

转化模块，用于将需要处理的数据转化到Winograd域中；

0跳过模块，用于跳过所有输入为0值的寄存器，之后重新将输入传入并行的乘法器阵列中，从而减少在计算过程中使用乘法器的压力；

压缩编码单元，用于提供稀疏存储支持；

权重压缩编码读取单元，用于对数据与索引进行分开存储，数据与索引的读取依靠自身在buffer的位置与Index的第一位来引导完成。

作为本发明的进一步改进：所述压缩编码单元采用一个密度约为0.4的4×4大小的稀疏矩阵；在数据结构中数据以线性形式将二维矩阵以一维形式存储，将非0元素的数据存储至向量Data中，将非0元素的位置信息存储到向量Index中，位置信息由(r×4+c)来表示，其中r表示数据在矩阵中的行，c表示数据在矩阵中的列；在Index第一位中存储矩阵中所有非0元素的个数。