[发明专利]一种晶圆级晶片尺寸封装的芯片结构

说明书

一种晶圆级晶片尺寸封装的芯片结构，包含封装芯片以及设置在封装芯片表面的至少2个引脚焊点，所述的引脚焊点设置在封装芯片的边缘，所述的引脚焊点与封装芯片的边缘相邻处的形状呈直边，所述的引脚焊点未与封装芯片的边缘相邻处的形状呈弧形边。本发明通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶圆级晶片尺寸封装的芯片结构。

背景技术

为了进一步提高应用便携度和降低成本，物联网IoT设备、智能终端、工业设备的设备体积都在不断缩小，从而对集成电路各类芯片的小型化提出了严格要求。

晶圆级芯片尺寸封装(WLCSP)是将芯片尺寸封装(CSP)和晶圆级封装(WLP)融合为一体的新兴封装技术。芯片尺寸封装(CSP)是指封装面积与芯片面积之比小于1.2:1的技术，该技术有效促进集成电路的小型化；晶圆级封装(WLP)是指在晶圆前道工序完成后，直接对晶圆进行封装，再切割分离成单一芯片，相对于传统封装将晶圆切割成单个芯片后再进行封装，WLP技术在封装成本方面具有明显的优势。晶圆级芯片尺寸封装(WLCSP)结合上述两种封装方式的优点，先在整片晶圆上进行封装和测试，然后才切割成单一芯片，无需经过打线和填胶程序，封装后的芯片尺寸与裸芯片几乎一致。因此，晶圆级芯片尺寸封装(WLCSP)的封装方式，不仅能明显缩小IC尺寸，符合移动电子产品对高密度体积空间的需求，同时，由于芯片可以以最短的电路路径，通过锡球直接与电路板连接，还能大幅度提升信息传输速度，有效降低杂讯干扰几率。与传统封装技术QFP(方型扁平式封装技术)和BGA(球状引脚栅格阵列封装技术)封装产品相比，晶圆级芯片尺寸封装的产品比QFP产品小75％、重量轻85％，比BGA尺寸小50％、重量轻40％。

目前常见的晶圆级芯片尺寸封装的芯片结构如图1所示，封装芯片的引脚直接以焊球的方式生长于封装芯片表面，为了实现焊接(温度约为240-260C)，需要在芯片(die)压焊盘上长焊锡，长出来的引脚的立体形状为弧形。由于焊点之间存在间距限制，所以无法更进一步缩小封装芯片的尺寸，无法享受随着工艺和设计水平进一步提高带来的封装芯片尺寸缩小的红利。

发明内容

本发明提供一种晶圆级晶片尺寸封装的芯片结构，通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。

为了达到上述目的，本发明提供一种晶圆级晶片尺寸封装的芯片结构，包含封装芯片以及设置在封装芯片表面的至少2个引脚焊点，所述的引脚焊点设置在封装芯片的边缘，所述的引脚焊点与封装芯片的边缘相邻处的形状呈直边，所述的引脚焊点未与封装芯片的边缘相邻处的形状呈弧形边。

所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条相交的直边。

所述的引脚焊点设置在封装芯片的直角位置，所述的引脚焊点具有两条直边，以及连接两条直边的连接边。

所述的引脚焊点的直边与封装芯片的边缘之间的距离为5um-60um。

所述的引脚焊点的直边的长度为20um-120um。

所述的引脚焊点的弧形边的半径为50um-300um。

所述的引脚焊点的连接边的长度为3um-10um。

所述的引脚焊点之间的间距为280um-500um。

本发明通过减小引脚焊点的尺寸来进一步减小封装芯片的尺寸，提高芯片集成度，降低成本。

附图说明

图1是背景技术中晶圆级晶片尺寸封装的芯片结构。

图2是制备引脚焊点的流程示意图。

图3是本发明提供的一种晶圆级晶片尺寸封装的芯片结构的一个实施例的俯视示意图。