[发明专利]有能力以加速方式执行可配置处理的微控制器

说明书

本公开涉及有能力以加速方式执行可配置处理的微控制器。一种微控制器包括处理器和耦合到处理器的硬件加速器。微控制器被编程为通过将至少一个参数从处理器传送到硬件加速器，来执行能够由至少一个参数进行参数化的处理操作。该微控制器可以是车载计算机的一部分。

相关申请的交叉引用

本申请要求于2018年10月24日提交的法国专利申请No.1859815的优先权，由此该申请通过引用并入于此。

技术领域

本发明的实施例涉及微控制器。

背景技术

微控制器包含一个或多个CPU(处理器核)，CPU是微控制器的核心。诸如ROM、EPROM、EEPROM或闪速EPROM型中央存储器之类的存储器可以存储程序，该程序在应用中被加载以由微控制器实现。微控制器还可以包括其他组件，诸如可编程输入/输出外围设备。微控制器可以被设计用于嵌入式应用。

发明内容

实施例提供了一种微控制器，该微控制器有能力快速执行处理操作而不会过度地对其执行负载不利，同时在处理操作的类型方面给予灵活性。

根据一些实施例，提出了将通用的非常快的且廉价的硬件加速器并入微控制器中。

根据一个方面，一种微控制器可以执行能够由至少一个参数进行参数化的处理操作。微控制器包括处理器和硬件加速器，硬件加速器耦合到处理器，并且被配置为在硬件方面更快速地执行处理操作。处理器被配置为将至少一个参数传送给硬件加速器。

由于硬件加速器是在硬件方面配置的电路，因此其成本最小，并且其得益于对于处理操作、特别是在执行速度方面最优的架构。因此，处理器摆脱了执行该处理操作的约束，并且提高了微控制器的执行速度。此外，由于处理操作的执行是可参数化的(例如在精确性方面)，所以微控制器受益于使得可以改变应用的执行灵活性。

根据一个实施例，处理操作是迭代处理操作，并且至少一个参数包括处理操作的迭代次数。有利地，处理操作的精确性仅由迭代次数确定。

因此可以在期望的精确性与速度之间设置折衷，并且可以受益于针对具有不同约束的各种应用而优化的操作。

例如，微控制器包括被配置为生成时钟信号的时钟信号生成器，并且硬件加速器被配置为每个时钟周期在硬件方面执行处理操作的至少一次迭代。

与由处理器执行形成对照(这通常需要几个时钟周期来执行一次迭代)，基于硬件的执行每个周期允许一定次数的迭代。

根据一个实施例，硬件加速器还包括旨在接收处理操作的输入自变量的输入级，该输入级被配置为允许在处理操作的当前执行期间，接收处理操作的接下来的执行的接下来的输入自变量。

换言之，期间执行处理操作的时间用于加载接下来的处理操作的接下来的输入自变量。

根据一个实施例，硬件加速器还包括旨在传送处理操作的结果的输出级，该输出级被配置为：结果一旦可用，就将结果传送给处理器，处理器被配置为：只要硬件加速器尚未向处理器传送结果，就被阻止在等待状态中。

输出级仅在处理操作完成时才释放结果，并且因此来自处理器的读取操作被排队，直到结果在处理操作结束时被释放。

有利地，硬件加速器被配置为：在通过输出级已将结果传送给处理器之后，立即在硬件方面执行可能的接下来的未决处理操作。

因此，输入输出流能够不间断地活动，这在速度方面是有利的。

根据一个实施例，函数包括选自包括以下项的组的具体类型的至少一个处理操作：余弦、正弦、反正切、反正弦、反余弦、双曲正弦、双曲余弦、双曲反正切、平方根、相位、模数、指数、自然对数。