[发明专利]应用处理器、系统级芯片及操作存储器管理单元的方法

说明书

本发明提供一种应用处理器、系统级芯片和操作存储器管理单元的方法。应用处理器中的存储器管理单元对与检查请求对应的存取请求作出响应。存储器管理单元包括上下文高速缓存、转换高速缓存、无效化队列及地址转换管理器。上下文高速缓存存储上下文及所存储的上下文的识别符，同时避免对上下文进行复制。转换高速缓存存储第一地址、第一上下文识别符及第二地址，第一地址对应于虚拟地址，第一上下文识别符对应于第一上下文，且第二地址对应于第一地址及第一上下文。无效化队列存储转换高速缓存中所存储的上下文识别符中的将被无效化的至少一个上下文识别符。地址转换管理器控制上下文高速缓存、转换高速缓存及无效化队列。

技术领域

本发明概念的示例性实施例涉及处理器，且更具体来说，涉及一种应用处理器、一种包括应用处理器的系统级芯片及一种操作应用处理器中所包括的存储器管理单元的方法。

背景技术

存储器管理单元(memory management unit，MMU)是对由直接存储器存取单元(例如中央处理器(central processing unit，CPU))发出的存储器存取请求进行处理的硬件组件。MMU也可被称为分页式MMU(paged MMU，PMMU)。

一般来说，MMU在开始时尝试利用被称为转换旁查缓冲器(TranslationLookaside Buffer，TLB)的关联高速缓存将虚拟页地址转换成存储器(例如指令存储器)的物理页地址。如果在TLB中没有分配与虚拟页地址匹配的物理页地址，则TLB执行参考页表来确定必要的物理页地址的较慢过程。这可能会延迟MMU的信道活动。

发明内容

根据本发明概念的示例性实施例，一种应用处理器包括存储器管理单元(MMU)。所述MMU对从主知识产权(intellectual property，IP)接收到的存取请求作出响应，且所述存取请求包括目标上下文及目标虚拟地址。所述存取请求对应于要将所述目标虚拟地址转换成第一目标物理地址的检查请求。所述MMU包括上下文高速缓存、转换高速缓存、无效化队列及地址转换管理器(address translation manager，ATM)。所述上下文高速缓存分别将上下文及所存储的所述上下文的上下文识别符存储为第一标签及第一数据，同时避免对上下文进行复制，且所述上下文用于所述检查请求中。所述转换高速缓存将第一地址及第一上下文识别符存储为第二标签且将第二地址存储为第二数据，所述第一地址对应于在所述检查请求中使用的虚拟地址，所述第一上下文识别符对应于在所述检查请求中使用的第一上下文，且所述第二地址对应于所述第一地址及所述第一上下文。所述无效化队列存储所述转换高速缓存中所存储的所述上下文识别符中的将被无效化的至少一个上下文识别符。所述ATM控制所述上下文高速缓存、所述转换高速缓存及所述无效化队列。

根据本发明概念的示例性实施例，一种系统级芯片包括输出存取请求的主知识产权(IP)、应用处理器及存储器装置。所述应用处理器包括存储器管理单元(MMU)，且所述MMU响应于包括目标上下文及目标虚拟地址的所述存取请求而将所述目标虚拟地址转换成第一目标物理地址。所述存储器装置耦合到所述MMU且包括页表，所述页表存储虚拟地址与第一物理地址之间的映射信息。所述MMU包括上下文高速缓存、转换高速缓存、无效化队列及地址转换管理器(ATM)。所述上下文高速缓存分别将上下文及所存储的所述上下文的上下文识别符(identifier，ID)存储为第一标签及第一数据，同时避免对上下文进行复制，且所述上下文用于与检查请求对应的所述存取请求中。所述转换高速缓存将第一地址及第一上下文识别符存储为第二标签且将第二地址存储为第二数据，所述第一地址对应于在所述检查请求中使用的虚拟地址，所述第一上下文识别符对应于在所述检查请求中使用的第一上下文，且所述第二地址对应于所述第一地址及所述第一上下文。所述无效化队列存储所述转换高速缓存中所存储的所述上下文识别符中的将被无效化的至少一个上下文识别符。所述ATM控制所述上下文高速缓存、所述转换高速缓存及所述无效化队列。