[发明专利]一种多输入多输出的多格式数字视频处理实验平台在审
| 申请号： | 201911015295.9 | 申请日： | 2019-10-24 |
| 公开（公告）号： | CN110677609A | 公开（公告）日： | 2020-01-10 |
| 发明（设计）人： | 王娜;蔡鸥;刘一清 | 申请（专利权）人： | 华东师范大学 |
| 主分类号： | H04N5/765 | 分类号： | H04N5/765;H04N7/01 |
| 代理公司： | 31215 上海蓝迪专利商标事务所(普通合伙) | 代理人： | 徐筱梅;张翔 |
| 地址： | 200241 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速缓存模块 数字视频处理 实验平台 视频数据 视频输出接口模块 视频输入接口 视频微处理器 缓存 并行处理 程序执行 电源模块 时钟模块 视频采集 多格式 多输出 算法 视频 验证 开发 研究 | ||
1.一种多输入多输出的多格式数字视频处理实验平台，其特征在于，它包括电源模块（1）、时钟模块（2）、视频输入接口模块（3）、视频并行处理模块（4）、视频数据高速缓存模块（5）、视频微处理器模块（6）、程序执行缓存兼视频数据高速缓存模块（7）及视频输出接口模块（8）；
所述电源模块（1）分别与时钟模块（2）、视频输入接口模块（3）、视频并行处理模块（4）、视频数据高速缓存模块（5）、视频微处理器模块（6）、程序执行缓存兼视频数据高速缓存模块（7）及视频输出接口模块（8）连接；
所述时钟模块（2）分别与视频输入接口模块（3）、视频并行处理模块（4）、视频数据高速缓存模块（5）、视频微处理器模块（6）、程序执行缓存兼视频数据高速缓存模块（7）及视频输出接口模块（8）连接；
所述视频输入接口模块（3）与视频并行处理模块（4）连接；
所述视频并行处理模块（4）分别与视频数据高速缓存模块（5）、视频微处理器模块（6）及视频输出接口模块（8）连接；
所述视频微处理器模块（6）与程序执行缓存兼视频数据高速缓存模块（7）连接。
2.根据权利要求1所述的一种多输入多输出的多格式数字视频处理实验平台，其特征在于，所述视频输入接口模块（3）由多路相互独立的HDMI视频输入接口（31）及多路DVP摄像头视频输入接口（32）构成，其中任意一路HDMI视频输入接口（31）均包含HDMI座子（311）及视频接收芯片（312），且HDMI座子（311）与视频接收芯片（312）互连接接，且视频输入接口模块（3）支持多路多分辨率格式的HDMI视频与DVP接口摄像头视频的输入。
3.根据权利要求1所述的一种多输入多输出的多格式数字视频处理实验平台，其特征在于，所述视频输出接口模块（8）设有多路独立的HDMI视频输出接口（81），其中任意一路HDMI视频输出接口（81）均包含HDMI座子（811）及视频转发芯片（812），确切HDMI座子（811）与视频转发芯片（812）互连接接，且视频输出接口模块（8）支持多路多分辨率格式的视频输出。
4.根据权利要求1所述的一种多输入多输出的多格式数字视频处理实验平台，其特征在于，所述视频并行处理模块（4）采用FPGA可编程逻辑阵列作为核心处理器。
5.根据权利要求1所述的一种多输入多输出的多格式数字视频处理实验平台，其特征在于，所述视频微处理器模块（6）采用ARM内核作为核心处理器。
6.根据权利要求1所述的一种多输入多输出的多格式数字视频处理实验平台，其特征在于，所述视频数据高速缓存模块（5）及程序执行缓存兼视频数据高速缓存模块（7）均包含DDR3高速存储芯片，其中，视频数据高速缓存模块（5）服务于视频并行处理模块（4），程序执行缓存兼视频数据高速缓存模块（7）服务于视频微处理器模块（6）。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华东师范大学，未经华东师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911015295.9/1.html，转载请声明来源钻瓜专利网。
