[发明专利]晶圆级系统封装方法及封装结构

说明书

一种晶圆级系统封装方法及封装结构，封装方法包括：提供第一器件晶圆，第一器件晶圆中形成有多个器件以及各器件周边的多个第一焊垫，第一焊垫与器件电连接；在第一器件晶圆上形成与第一焊垫电连接的第一导电凸块，第一导电凸块形成在第一焊垫上，或朝器件内部分布，形成有第一导电凸块的面为器件晶圆正面；提供芯片；在芯片上形成第二导电凸块；将芯片背面贴合于器件晶圆正面上，第一导电凸块顶面高于芯片正面；在器件晶圆正面上形成填充于芯片和第一导电凸块之间、且露出第一导电凸块和第二导电凸块的封装层；在封装层上形成互连结构，互连结构与第一导电凸块和第二导电凸块电连接。本发明实施例有利于提高封装结构的电连接性能和封装性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶圆级系统封装方法及封装结构。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(SiP)等。

系统封装可以将多个不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成。相比于系统级芯片(System on Chip，SoC)封装，系统封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLSiP)，与传统的系统封装相比，晶圆级系统封装是在器件晶圆(CMOS Wafer)上完成封装集成制程，完成封装集成制程以获得晶圆级系统封装结构后，沿所述器件晶圆的切割道对所述晶圆级系统封装结构进行切割工艺以获得单个封装体，晶圆级系统封装具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

发明内容

本发明解决的问题是提供一种晶圆级系统封装方法及封装结构，提高封装体的性能。

为解决上述问题，本发明提供一种晶圆级系统封装方法，包括：提供第一器件晶圆，所述第一器件晶圆中形成有多个器件，以及各器件周边的多个第一焊垫，所述第一焊垫与所述器件电连接；在所述第一器件晶圆上形成与所述器第一焊垫电连接的第一导电凸块，所述第一导电凸块形成在所述第一焊垫上，或朝所述器件内部分布，形成有所述第一导电凸块的面为第一器件晶圆正面；提供芯片；在所述芯片上形成第二导电凸块，形成有所述第二导电凸块的面为芯片正面，与所述芯片正面相背的面为芯片背面；将所述芯片背面贴合于所述器件晶圆正面上，所述第一导电凸块顶面高于所述芯片正面；在所述器件晶圆正面上形成封装层，所述封装层填充于所述芯片和所述第一导电凸块之间，且露出所述第一导电凸块和第二导电凸块；在所述封装层上形成互连结构，所述互连结构与所述第一导电凸块和所述第二导电凸块电连接。

相应的，本发明还提供一种晶圆级系统封装结构，包括：器件晶圆，所述器件晶圆中形成有多个器件，以及各器件周边的多个第一焊垫，所述第一焊垫与所述器件电连接，所述器件晶圆上形成有与所述第一焊垫电连接的第一导电凸块，所述第一导电凸块形成在所述第一焊垫上，或朝所述器件内部分布，形成有所述第一导电凸块的面为器件晶圆正面；芯片，所述芯片上形成有第二导电凸块，形成有所述第二导电凸块的面为芯片正面，与所述芯片正面相背的面为芯片背面，所述芯片背面贴合于所述器件晶圆正面上；封装层，位于所述器件晶圆正面上，所述封装层填充于所述芯片和所述第一导电凸块之间，且露出所述第一导电凸块和第二导电凸块；互连结构，位于所述封装层上，所述互连结构与所述第一导电凸块和所述第二导电凸块电连接。

与现有技术相比，本发明的技术方案具有以下优点：