[发明专利]用于降低电平移位器的输出偏斜和转换延迟的设备和方法

说明书

提供了用于降低电平移位器的输出偏斜和转换延迟的设备和方法。根据一个实施例，所述设备包括：电平移位器电路，被配置为输出电压Vo1+和Vo1‑；以及输出校准电路，被配置为输出由Vo1+和Vo1‑的组合的边沿触发的电压Vo+和Vo‑，并且其中，在对电平移位器电路的输入的转换之前，通过Vo1+和Vo1‑的高状态设置Vo+和Vo‑。

本申请要求于2019年3月28日提交的第62/825,438号美国临时申请和于2019年6月25日提交的第16/451,898号美国非临时申请的优先权和权益，它们的全部内容通过引用包含于此。

技术领域

本公开总体涉及电子电路，并且更具体地，涉及用于降低电平移位器的输出偏斜和转换延迟的设备和方法。

背景技术

电源管理集成电路(PMIC)可包括单个集成电路(IC)内的多个电源电压和电源管理功能。PMIC可包括高电压电平移位器电路。

高电压电平移位器电路(例如，横向扩散金属氧化物半导体场效应晶体管(MOSFET)(LDMOS)、扩展漏极MOSFET(DEMOS))使用大并且慢的高电压装置以处理大的电压差(例如，从例如0伏(V)到6V以及从例如17V到23V)。由于交叉耦合晶体管对结构，正输出转换和负输出转换在工艺、电压和温度(PVT)变化上经历大的偏斜。这样的大的偏斜可能导致电路的后续块/级的时序问题。此外，较慢的输出转换边沿限制了整体速度。

发明内容

本公开提供了一种用于降低电平移位器的输出偏斜和转换延迟的设备和方法。

根据一个实施例，一种设备包括：电平移位器电路，被配置为输出电压Vo1+和Vo1-；以及输出校准电路，被配置为输出由Vo1+和Vo1-的组合的边沿触发的电压Vo+和Vo-，并且其中，在对电平移位器电路的输入的转换之前，通过Vo1+和Vo1-的高状态来设置Vo+和Vo-。

根据一个实施例，一种方法包括：由输出校准电路输出由Vo1+和Vo1-的组合的边沿触发的电压Vo+和Vo-；以及其中，在对电平移位器电路的输入的转换之前，通过Vo1+和Vo1的高状态来设置Vo+和Vo-。

根据本公开，可由根据实施例的设备和方法来降低电平移位器的输出偏斜和转换延迟。

附图说明

从以下结合附图的详细描述，本公开的某些实施例的以上和其它方面、特征和优点将更加明显，其中：

图1是低电压至高电压电平移位器的示图；

图2是图1的低电压至高电压电平移位器的时序图；

图3是高电压至低电压电平移位器的示图；

图4是图3的高电压至低电压电平移位器的时序图；

图5是低电压至高电压电平移位器和高电压至低电压电平移位器的电压转换的图示；

图6是根据一个实施例的低电压至高电压电平移位器的示图；

图7是根据一个实施例的图6的低电压至高电压电平移位器的输出校准装置的示图；

图8是根据一个实施例的图6的低电压至高电压电平移位器的时序图；

图9是根据一个实施例的图6的低电压至高电压电平移位器的时序图；

图10是根据一个实施例的高电压至低电压电平移位器的示图；以及

图11是根据一个实施例的校准电压电平移位器的输出的方法的流程图。

具体实施方式

图1是低电压至高电压电平移位器100的示图。