[发明专利]嵌入式锗硅的制造方法、CMOS器件及锗硅生长区域版图

说明书

本发明涉及嵌入式锗硅的制造方法、CMOS器件及锗硅生长区域版图，涉及半导体集成电路工艺，通过改进锗硅生长区域版图，将相邻两个有源区之间的STI区域及与STI区域两侧相邻的有源区的部分区域定义为不透光的特定区域，使得经光刻刻蚀后形成的临近STI的沟槽呈完整的对称的sigma型，最终有源区上外延生长出的锗硅均是对称的有包边的锗硅，临近STI的锗硅靠近有源区的栅极侧的拐角顶点与器件沟道之间竖直方向的距离小于有源区内相邻两栅极之间的锗硅的拐角顶点与器件沟道之间竖直方向的距离，使得临近STI的器件沟道压应力提高促使漏电流大大增加，进而使得同一个有源区上的器件之间的漏电流偏差变小，而减少驱动能力出现失配的问题，大大提高产品良率。

技术领域

本发明涉及半导体集成电路工艺，尤其涉及一种嵌入式锗硅的制造方法、CMOS器件及锗硅生长区域版图。

背景技术

随着半导体技术的发展，对半导体集成电路中半导体器件性能的要求越来越高。NMOS和PMOS是集成电路中的常用器件，其可通过CMOS工艺完成。

然而，随着集成电路集成度的提高，NMOS和PMOS器件性能面临较多挑战。当集成电路尺寸微缩到40nm及以下时，为提高NMOS或PMOS的饱和漏电流，嵌入式应变硅技术被引入。传统的PMOS嵌入式锗硅技术应用过程中，锗硅生长区域在版图上包含了STI区域和有源区，具体的，可参阅图1，图1为现有的逻辑PMOS嵌入式锗硅生长区域版图示意图。然而采用图1所示的版图生长的锗硅存在临近STI区域110的锗硅呈现非对称的无包边结构，而有源区120内两个栅极之间的锗硅则呈现对称的有包边结构的问题。具体的，可参阅图2，图2为现有的逻辑PMOS嵌入式锗硅生长之后的剖面图，如图2所示，同一个有源区120内临近STI区域110的无包边锗硅130的体积小于有源区内两个栅极之间的有包边锗硅140的体积，且临近STI区域110的无包边锗硅130非对称。因无包边锗硅的压应力小于有包边锗硅的压应力，使得无包边锗硅对应的晶体管的漏电流小于有包边锗硅对应的晶体管的漏电流，即IDSAT,untuck/IDSAT,tuck ratio1，导致同一个有源区上的器件驱动能力出现失配，产品良率降低的风险大大增加。

发明内容

本发明的目的在于提供一种嵌入式锗硅的制造方法，以使得同一个有源区上的器件之间的漏电流偏差变小，而减少驱动能力出现失配的问题，大大提高产品良率。

本发明提供的嵌入式锗硅的制造方法，包括：S1：设计锗硅生长区域版图，该锗硅生长区域版图包括多个有源区及位于有源区之间的STI区域，该锗硅生长区域版图上还包括一特定区域，将该特定区域定义为不透光区域，其中该特定区域覆盖相邻两个有源区之间的STI区域及与STI区域两侧相邻的有源区的部分区域，并出版光罩；S2：利用步骤S1中的光罩，在带有有源区、栅氧化层、栅极、栅极侧墙、PMOS浅掺杂和锗硅硬掩膜层的硅片上进行锗硅层光刻的光刻工艺；S3：进行刻蚀工艺，刻蚀出锗硅浅沟槽并进行湿法清洗；S4：进行湿法刻蚀工艺，刻蚀出sigma型深沟槽；以及S5：进行锗硅外延生长。

更进一步的，在步骤S1中多个有源区的排布方向为长度方向，与长度方向垂直的方向为宽度方向，有源区在宽度方向上的宽度为器件沟道宽度W，其中特定区域沿宽度方向的宽度W_PR大于器件沟道宽度W。

更进一步的，在步骤S1中多个有源区的排布方向为长度方向，与长度方向垂直的方向为宽度方向，锗硅生长区域版图中还包括多个栅极区域，多个栅极区域等间距的沿长度方向排布，特定区域沿宽度方向的宽度W_PR大于栅极区域沿宽度方向的宽度W_s。

更进一步的，在步骤S1中多个有源区的排布方向为长度方向，与长度方向垂直的方向为宽度方向，锗硅生长区域版图中还包括多个栅极区域，多个栅极区域等间距的沿长度方向排布，其中部分区域在宽度方向上的宽度L_OVL小于有源区与STI区域相邻一侧的边界至该有源区上与STI区域距离最近的一个栅极区域之间的距离L_untuck。