[发明专利]访问存储器位置的装置和方法

说明书

一种用于基于单个地址串来访问两个不同存储器阵列中的两个存储器位置的方法，包括确定三个地址位集合。第一地址位集合对与两个存储器阵列中的存储器位置相对应的字线地址是共同的。与第一地址位集合连接的第二地址位集合提供与第一存储器阵列中的第一存储器位置相对应的字线地址。与第一地址位集合连接的第三地址位集合提供与第二存储器阵列中的第二存储器位置相对应的字线地址。该方法包括用三个地址位集合填充单个地址串，并且可以由地址数据处理单元执行。

技术领域

本公开总体涉及存储器宏，更具体地，涉及访问存储器阵列中的存储器位置。

背景技术

半导体集成电路(IC)工业已经开发了各种各样的器件来解决许多不同领域中的问题。这些器件中的一些器件(例如存储器宏)被配置用于存储数据。许多IC在单个芯片上包括数百个器件。因此，器件大小是IC设计的重要考虑因素。

附图说明

当结合附图阅读时，根据以下详细描述可以更好地理解本公开的各个方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚起见，各种特征的尺寸可以任意增加或减小。

图1A是本公开的存储器宏的实施例的图；

图1B示出了由图1A的存储器宏的控制逻辑的实施例接收的地址信息；

图1C示出了图1A的存储器宏的字线驱动器部分的实施例的字线地址；

图1D示出了图1A的存储器宏的控制逻辑的实施例的字线地址组合；

图1E是图1A的存储器宏的两个存储器阵列的字线寻址的图；

图1F是图1A的存储器宏的两个存储器阵列的字线寻址的图；

图2是本公开的用于填充地址串的方法的实施例的流程图；

图3是在根据单个地址串确定的不同地址位置处执行数据操作的方法的实施例的流程图；以及

图4是用多个存储器地址填充单个地址串的方法的实施例的流程图。

具体实施方式

以下公开提供了用于实现所提供主题的不同特征的许多不同实施例或示例。以下描述组件和布置的特定示例以简化本公开。当然，这些仅是示例，并且不旨在限制。例如，在之后的描述中，在第二特征附近或在第二特征上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复附图标记和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。

图1A是本公开的存储器宏100的实施例的图。存储器宏100包括两个存储器阵列102a和102b。存储器阵列102a和102b各自包括相应的字线阵列112a和112b。在所示实施例中，每个存储器阵列102a和102b具有1,024个字线。然而，存储器宏100的实施例的存储器阵列不限于1,024个字线。例如，每个存储器阵列102a和102b可以具有多于或少于1,024的字线。如下所述，每个字线阵列112a和112b的字线由字线驱动器部分104的字线驱动器驱动。

存储器宏可以包括两个存储器阵列(如图所示)，或者可以包括两个以上的存储器阵列，每个存储器阵列具有相应的字线阵列。在一些实施例中，每个存储器阵列的字线可以由共享的字线驱动器部分的字线驱动器驱动(如图所示)。在其他实施例中，每个存储器阵列可以由其相应的字线驱动器部分的驱动器驱动。