[发明专利]基于PCIE接口的隔离式时统源输入输出装置

说明书

本发明公开了一种基于PCIE接口的隔离式时统源输入输出装置，包扩：时统源输入隔离电平转换电路、FPGA逻辑电路、高精度时钟源电路、多路时统输出隔离电平转换电路、PCIE接口转换Local bus总线电路、RTC电路和故障输出电路。本发明的优点和有益效果：本发明不仅实现整个系统的时统同统一，还提供了对于主机读取时钟信息和故障报错纠正的功能。本发明目标明确，具有可操作性强，简单实用的特点。

技术领域

本发明涉及工业控制领域，特别是涉及一种基于PCIE接口的隔离式时统源输入输出装置。

背景技术

PCIE总线是一种高速串行计算机扩展总线标准。是英特尔于2001年提出，旨在替代旧的PCI、PCI-X总线标准，属于高速串行点对点双通道高带宽传输，PCIE标准的目前以到达4.0版本，传输速率可达16GT/S。

时钟是嵌入式系统的脉搏，处理器内核在时钟驱动下完成指令执行，状态变换等。外部器件在时钟的驱动下完成各种工作，如串口通信、AD转换、定时器计数等。对于一个复杂的系统，实现时钟同源统一能实现稳定准确同时动作的操作，因此实现是时统统一是非常重要的。

电气隔离作用主要是减少不同电路之间的相互干扰。不仅能够保护系统的电气结构，还能使信号保持精度准确。

发明内容

本发明要解决的技术问题是提供一种基于PCIE接口的隔离式时统源输入输出装置。

为了实现上述目的，本发明的技术方案如下：

一种基于PCIE接口的隔离式时统源输入输出装置，包扩：时统源输入隔离电平转换电路、FPGA逻辑电路、高精度时钟源电路、多路时统输出隔离电平转换电路、PCIE接口转换Local bus总线电路、RTC电路和故障输出电路。

装置还包括高精度时钟电路和RTC电路，若不存在外部输入，则使用板载的高精度时钟电路作为时统源产生时钟信号，并产生状态信息，并通过RTC电路得知时间信息。

本发明的优点和有益效果：本发明不仅实现整个系统的时统同统一，还提供了对于主机读取时钟信息和故障报错纠正的功能，本发明目标明确，具有可操作性强，简单实用的特点。

附图说明

图1为本发明实施提供的一种基于PCIE接口的隔离式时统源输入输出装置的结构框图。

具体实施方式

以下通过附图和具体实施方式对本发明作进一步的详细说明。

如图1所示，本发明涉及一种基于PCIE接口的隔离式时统源输入输出装置，包括：时统源输入隔离电平转换电路、FPGA逻辑电路、高精度时钟电路、多路时统输出隔离电平转换电路、PCIE接口转换Local bus总线电路和故障输出电路，所述的时统源输入隔离电平转换电路、高精度时钟源电路、多路时统输出隔离电平转换电路、PCIE接口转换Local bus总线电路和故障输出电路均与FPGA逻辑电路相连；外部输入时统源通过时统源输入隔离电平转换电路产生一组RS422A电平信号传递给FPGA逻辑电路，FPGA逻辑电路进行数据处理产生多路时统信号，通过多路时统输出隔离电平转换电路传递给各个子系统；FPGA逻辑电路通过PCIE接口转换Local bus总线电路使上位机获取FPGA逻辑电路的处理信息。

装置还包括高精度时钟电路和RTC电路，若不存在外部输入，则使用板载的高精度时钟电路作为时统源产生时钟信号，并产生状态信息，并通过RTC电路得知时间信息。

所述的FPGA逻辑处理电路采用ALTERA公司的EP3C5144芯片，进行逻辑处理，产生多路时统输出，产生工作状态信息，读取RTC电路时间信息，并通过PCIE转换Local bus总线电路与上位机通信。在出现故障时，并报警，提供上位机故障寄存器并且板载故障报警指示灯。