[发明专利]一种半导体器件及形成方法

说明书

本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，采用电阻温度系数小于300ppm的材料形成电阻图案，并将电阻图案电连接到半导体器件的其它结构，提高了电阻图案的稳定性，能够提高半导体器件的可靠性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及形成方法。

背景技术

随着半导体制造工艺的不断发展，半导体器件的集成度越来越高，半导体器件的特征尺寸也逐渐缩小。然而，半导体器件的性能还需要提高。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件及形成方法，以提高半导体器件的性能。

第一方面，本发明实施例提供一种半导体器件的形成方法，所述方法包括：

提供前端器件层；

在所述前端器件层上形成第一导电层；

沉积介质层覆盖所述第一导电层；

在所述介质层上形成电阻材料层，所述电阻材料层的材料为电阻温度系数小于300ppm/℃的材料；

图案化所述电阻材料层形成电阻图案；以及

形成导电通孔和第二导电层，与所述电阻图案形成电连接。

进一步地，所述电阻材料层的材料为氮化钽。

进一步地，所述第一导电层为覆盖所述前端器件层的导电材料层；

在所述图案化所述电阻材料层形成电阻图案之后，在所述形成导电通孔和第二导电层，所述方法还包括：

保留图案化所述电阻材料层的第一掩膜，在所述介质层上形成用于形成导电连接结构的第二掩膜；

基于所述第一掩膜和所述第二掩膜进行刻蚀，以图案化所述第一导电层。

进一步地，所述介质层的材料为正硅酸乙酯，所述介质层的厚度大于等于2000埃。

进一步地，所述第一导电层为位于所述前端器件层上的导电图案；

所述形成第一导电层具体为：

在所述前端器件层上形成导电材料层；

图案化所述导电材料层形成作为导电连接结构的第一导电层。

进一步地，所述电阻图案不与所述导电连接结构重叠。

进一步地，所述介质层的材料为氧化硅、氮氧化硅或碳氧化硅中的一种或多种。

进一步地，所述导电通孔和第二导电层还与所述第一导电层中的导电连接结构形成电连接。

第二方面，本发明实施例提供一种半导体器件，所述半导体器件包括：

前端器件层；

第一导电图案，所述第一导电图案形成在前端器件层上；

介质层，所述介质层覆盖所述第一导电图案；

电阻图案，所述电阻图案形成在所述介质层上，所述电阻图案的材料为电阻温度系数小于300ppm/℃的材料；以及

导电通孔和第二导电层，所述导电通孔和所述第二导电层与所述电阻图案电连接。

进一步地，所述电阻图案的材料为氮化钽。

进一步地，所述导电通孔和第二导电层还与所述第一导电图案中的导电连接结构形成电连接。

进一步地，所述介质层的材料为氧化硅、氮氧化硅或碳氧化硅中的一种或多种。