[发明专利]制作高频天线封装基板的加成法工艺和AiP封装天线结构

说明书

本发明涉及制作高频天线封装基板的加成法工艺和AiP封装天线结构。具体而言，公开了一种用于制作高频天线封装基板或器件的加成法工艺，包括：在绝缘基材的表面上局部丝印覆盖材料；对覆盖材料的表面和未经覆盖的绝缘基材的表面进行离子注入金属化以形成导电籽晶层；从绝缘基材的表面去除覆盖材料以露出导电籽晶层的金属化导电图形；以及在露出的导电籽晶层的金属化导电图形上进行图形电镀铜加厚以形成带有最终金属化图形的天线封装基板或器件。此外，还公开了一种AiP封装天线结构，包括天线封装基板，以及电性连接至天线封装基板的芯片。天线封装基板的导体线路截面是完全的垂直型，从而能够最大限度地避免在毫米波高频信号方面的损耗。

技术领域

本发明涉及高频天线的制造领域，并且具体地涉及用于制作高频天线封装基板或器件的加成法工艺和AiP封装天线结构。

背景技术

目前，在印制封装基板（或载板）的制造领域，封装基板的线路制备方法主要有减成法、半加成法，以及加成法。

减成法（或称蚀刻法）是指在覆铜板铜面或含孔的电镀铜面上，通过干膜的光图形转移形成抗蚀层，然后选择性地蚀刻减除裸露铜部分以形成所需线路或电路的工艺，其目前仍然是国内外最主要、应用最广泛的印制线路技术。虽然工艺成熟，但减成法主要缺点在于污染严重，浪费蚀刻大量铜资源等；而且在蚀刻过程中，对裸露铜向下蚀刻的同时也会发生侧面蚀刻，铜厚越厚，则侧面蚀刻越大，从而导致线路截面呈梯形形状，最终限制了精细线路的制作。更严重的是，减成法涉及蚀刻过程，因而无法避免线路边缘产生锯齿、毛边和缺口缺陷，这在未来手机、基站等5G高频天线应用领域，会导致较大的导体信号损耗问题。

加成法是指在没有覆铜的绝缘基板上印制所需线路或电路后，以化学镀铜的方法在基板上镀出铜线路图形，形成以化学镀铜层为线路的印制板工艺。由于线路是后来加到印制板上而成，故称为加成法。目前现有的加成法工艺，主要可以分为全加成法（沉厚铜/电镀）、激光直接成型（LDS）、印制导电油墨或浆料法等。

最早的“全加成（沉厚铜）工艺”是采用含光敏催化剂的绝缘基板，按线路图形曝光后，通过对基板曝光区域选择性化学沉厚铜，得到导体图形的工艺。后续的全加成工艺，有以上海蓝沛公司为代表的“全加成-电镀法”，其将柔性封装基板（FPC）的线路图形，通过印刷催化油墨在基板上（油墨含有金属颗粒）而在基材表面上形成导电图形，再经电镀铜加厚，将基材表面上的导电图形转换成导体线路。

激光直接成型（LDS）技术，是指利用计算机按照电路图形轨迹控制激光的运动，将激光投照到模塑成型的三维塑料器件上，快速活化出3D电路（立体电路）图案，经化学镀后形成金属线路。LDS是实现立体电路的一种工艺。该工艺主要包含激光敏感材料、激光烧蚀和化学沉铜等步骤。关键的激光活化原理为在激光敏感材料中添加热转换还原的铜粒子，利用激光活化，可沿着三维壳体表面烧蚀出电路走线痕迹，使表面形成金属铜核和粗糙化，再进行化学沉铜和电镀铜加厚，最终得到电子线路，实现三维模塑器件互联（3D-MID，ThreeDimensional Molded Interconnect Device）。

印制导电油墨或浆料法又称为直接印制法，是指直接采用导电油墨或者浆料在绝缘基底上印制导电线路来形成所需要的线路。在特定领域，也有直接打印纳米导电油墨到绝缘基底上并固化成导体线路。

半加成法是指采用覆铜板制作印制线路板，其中线路的形成仍采用减成法，也即使用正像图形或抗蚀层保护所需线路或电路而对非线路部分的铜层进行蚀刻减除。不同的是，对于绝缘基板中的通孔则采用加成法来形成铜连接层，将双层或多层板之间的线路连接起来。由于仅是孔金属化采用加成法进行，故称为半加成法。半加成法包括SAP工艺（Semi-Additive Process）和改良型MSAP（Modified Semi-Additive Process）工艺。该方法虽然能够将蚀刻铜厚度降低至2-3μm以下，大幅降低侧蚀刻程度，但仍需对线路“闪蚀”蚀刻铜，因而不可避免地存在对线路边缘产生锯齿、毛边和缺口等缺陷问题。

下面的表1中示出了现有的数种PCB线路制备工艺方法的对比。