[发明专利]沟槽结构及其形成方法有效
| 申请号： | 201911030587.X | 申请日： | 2019-10-28 |
| 公开（公告）号： | CN112802746B | 公开（公告）日： | 2022-03-08 |
| 发明（设计）人： | 宋利娟 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 张彬彬 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 结构 及其 形成 方法 | ||
1.一种沟槽形成方法，其特征在于，包括以下步骤：
提供基体；
在所述基体的上表面形成图形化牺牲层，所述图形化牺牲层包括若干个牺牲单元；
在所述牺牲单元的侧壁形成刻蚀掩膜层；位于相邻所述牺牲单元之间的所述刻蚀掩膜层之间具有开口间隙；
在所述开口间隙内形成刻蚀延缓牺牲层；在相同刻蚀条件下，所述刻蚀延缓牺牲层与所述图形化牺牲层具有不同的刻蚀去除速率；
基于所述刻蚀掩膜层去除所述图形化牺牲层及所述刻蚀延缓牺牲层，并刻蚀所述基体，以在所述基体内形成具有不同深度的沟槽。
2.根据权利要求1所述的沟槽形成方法，其特征在于，在相同的刻蚀条件下，各所述开口间隙内的所述刻蚀延缓牺牲层具有相同的刻蚀去除速率。
3.根据权利要求1所述的沟槽形成方法，其特征在于，在相同的刻蚀条件下，至少部分不同所述开口间隙内的所述刻蚀延缓牺牲层具有不同的刻蚀去除速率。
4.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，在所述牺牲单元的侧壁形成刻蚀掩膜层包括步骤：
在所述牺牲单元的侧壁、所述牺牲单元的顶部及裸露的所述基体的上表面形成刻蚀掩膜材料层；
去除位于所述牺牲单元的顶部及裸露的所述基体的上表面的刻蚀掩膜材料层。
5.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，基于所述刻蚀掩膜层去除所述图形化牺牲层及刻蚀延缓牺牲层，并刻蚀所述基体，以在所述基体内形成具有不同深度的沟槽包括步骤：
基于所述刻蚀掩膜层刻蚀所述图形化牺牲层及所述刻蚀延缓牺牲层，所述图形化牺牲层被完全刻蚀去除时，所述开口间隙内还保留有部分所述刻蚀延缓牺牲层；
基于所述刻蚀掩膜层继续刻蚀所述刻蚀延缓牺牲层及所述基体，直至完全刻蚀去除所述刻蚀延缓牺牲层，并于所述基体内形成具有不同深度的沟槽。
6.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，所述图形化牺牲层与所述刻蚀延缓牺牲层的刻蚀选择比包括5:1～10:1。
7.根据权利要求1至3中任意一项所述的沟槽形成方法，其特征在于，所述图形化牺牲层包括非晶碳层；所述刻蚀延缓牺牲层包括钨掺杂碳材料层或硼掺杂材料层。
8.根据权利要求7所述的沟槽形成方法，其特征在于，所述刻蚀延缓牺牲层中钨的掺杂浓度为10％～40％。
9.根据权利要求8所述的沟槽形成方法，其特征在于，形成所述刻蚀延缓牺牲层工艺中使用的钨掺杂前驱体包括含钨化合物；形成所述刻蚀延缓牺牲层的工艺温度为250℃～400℃。
10.一种沟槽结构，其特征在于，使用如权利要求1至9中任意一项所述的方法制备形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911030587.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
