[发明专利]一种pipelined SAR ADC电容失配和级间增益误差的后台校准方法

说明书

本发明公开了一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，通过在后台注入伪随机序列PN信号，电容失配和级间运放的增益误差被提取出来并随后被数字校准引擎修正。同时本发明还提出了一种噪声量化器技术，在第一级SAR转换时将级间运放复用为一个额外的比较器，两个比较器对同一个输入信号进行比较，比较结果用于检测余量电压是否处于比较器阈值附近，从而决定是否进行伪随机序列PN信号的注入。本发明能够在不需要额外的模拟电路和时序开销的情况下实现对pipelined SAR ADC中的电容失配和增益误差进行修正，能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。

技术领域

本发明涉及高精度模数转换器技术领域，特别是一种用于修正pipelined SARADC中电容失配和级间增益误差的后台校准方法。

背景技术

流水线型逐次逼近型模数转换器(Pipelined Successive ApproximationRegister Digital to Analog Converter，以下简称pipelined SAR ADC)实际上是pipelined ADC和SAR ADC的一种有效结合，其将高能效的SAR ADC与pipelined ADC的工作机制相结合，同时实现了高能效和高速的性能。然而，pipelined SAR ADC的分辨率受到电容失配和级间增益误差的限制。为了提高分辨率，基于抖动的校准被广泛应用于各种ADC中，以校正电容失配或增益误差，但它需要额外的硬件开销或复杂的开关操作。数据加权平均技术可以分散由电容器失配引起的谐波，但代价是增加了电路复杂度和环路延迟。近年来，增益误差整形技术被用来在模拟域对信号带内的增益误差进行整形，但这种技术对电容失配引入的非理想因素是无效的。此外，这种技术还增加了模拟开销。

2012年IEEE JSSC期刊上，文献[Zhou,Y.,Xu,B.,and Chiu,Y.:‘A 12bit 160 MS/s two-step SAR ADC with background bit-weight calibration using a time-domainproximity detector’,J.Solid-State Circuits,2015,50,(4),pp.920–931]提出了一种基于抖动的数字后台校准算法，其利用一个额外的时域接近检测器检测电容阵列上极板的余量电压是否处于比较器的阈值附近，如果余量电压被检测到处于阈值电压附近即检测到比较器处于亚稳态，那么就进行PN注入，随后执行后续的数字校准程序，对电容失配和级间运放的增益误差进行修正。但是这篇论文中，额外的时域接近检测器会增加额外的模拟电路以及电路复杂度，同时PN的注入会消耗pipelined SAR ADC的级间冗余，可能饱和第二级SAR ADC。

2017年IEEE ISSCC会议上，文献[C.Liu and M.Huang.:‘A 0.46mW 5MHz-BW79.7dB-SNDR noise shaping SAR ADC with dynamic-amplifier-based FIR-IIRfilter’,International Solid-State Circuits Conference,San Francisco,CA,2017,pp.466-467]利用数据加权平均技术分散由电容器失配引起的谐波，但是数据加权平均技术需要温度码编码的电容阵列以及二进制转温度码电路，这无疑增加了系统的面积功耗以及电路复杂度，同时还会增加数字逻辑的延时。