[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，并提供一种磁穿隧接面(magnetic tunnel junction,MTJ)存储单元的形成方法，其用于磁阻式随机存取存储器(magneto‑resistive random access memory,MRAM)阵列之中。进行预清洗工艺以移除金属氧化层，其可形成于磁穿隧接面存储单元的底电极的顶表面上。在预清洗工艺期间，沉积磁穿隧接面层之前，底电极可曝露于空气中。预清洗工艺可包括远程等离子体工艺，其中金属氧化物与远程等离子体中所产生的氢自由基反应。

技术领域

本发明实施例涉及一种半导体结构的形成方法，特别涉及一种磁阻式随机存取存储器的形成方法。

背景技术

半导体产业在集成电路中，以半导体技术的创新而持续增加电子元件(例如：晶体管、二极管、电阻、电容等)的密度。这些创新如：逐渐减少最小部件尺寸；三维晶体管结构(如鳍状场效晶体管(fin field-effect transistor,FinFET))；增加内连线层的数量；以及堆叠于半导体基板之上的内连线层中的非半导体存储器，例如铁电随机存取存储器(ferroelectric random access memory,FRAM)与磁阻式随机存取存储器(magneto-resistive RAM,MRAM)。磁阻式随机存取存储器的基础存储元件为磁穿隧接面(magnetictunnel junction,MTJ)。高元件密度使系统单芯片(system-on-chip,SOC)得以实现，其中多功能性区块整合于常称为芯片的单一集成电路上，这些多功能性区块如中央处理单元(central processing unit,CPU)、快取存储器(cache memory)、模拟射频功能(analog/RFfunctions)以及非易失性存储器(例如快闪存储器(flash)、铁磁随机存取存储器、磁阻式随机存取存储器)。于芯片上整合如此多的功能通常存在着许多新的难题，像是形成并整合多种电子元件与晶体管结构。

发明内容

本发明实施例提供一种半导体结构的形成方法，包括：形成底电极层，其中介电层覆盖底电极层；进行处理，以还原底电极层上的介电层；在进行处理之后，于底电极层之上形成磁穿隧接面层；于磁穿隧接面层之上形成顶电极层；以及图案化顶电极层、磁穿隧接面层与底电极层，以形成磁随机存取存储(magnetic random access memory,MRAM)单元。

本发明实施例提供一种半导体结构的形成方法，包括：于介电堆叠中形成底电极导孔，介电堆叠包括第一介电层，其位于第二介电层之上；于底电极导孔与介电堆叠之上形成底电极层；还原底电极层表面上的介电层，其中还原介电层的步骤产生了气态副产物；在还原介电层之后，于底电极层之上形成磁穿隧接面层；于磁穿隧接面层之上形成顶电极层；以及在形成顶电极层之后，图案化顶电极层、磁穿隧面层与底电极层，以形成磁随机存取存储单元。

本发明实施例提供一种半导体结构的形成方法，包括：于介电堆叠中形成底电极导孔，介电堆叠包括第一介电层，其位于第二介电层之上；于底电极导孔与介电堆叠之上形成底电极层，底电极层包括复数个导电层；还原底电极层之上的氧化层，其中还原氧化层的步骤露出了导电表面；在还原氧化层之后，于底电极层之上形成磁穿隧接面层，其中磁穿隧接面层包括穿隧阻障层，其介于钉扎层与自由层之间；于磁穿隧接面层之上形成顶电极层；以及在形成顶电极层之后，图案化顶电极层、磁穿隧接面层与底电极层，以形成磁随机存取存储单元，其中图案化的步骤包括凹蚀介电堆叠。

附图说明

以下将配合附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1是根据本发明的一些实施例，示出集成电路的半导体基板与多层内连线结构的剖面图。

图2至11是根据本发明的一些实施例，示出在各中间阶段的工艺磁阻式随机存取存储器使用磁穿隧接面存储元件的剖面图。