[发明专利]一种基于FPGA的中断管理方法在审
| 申请号： | 201911038329.6 | 申请日： | 2019-10-29 |
| 公开（公告）号： | CN112749106A | 公开（公告）日： | 2021-05-04 |
| 发明（设计）人： | 刘升;王一凡 | 申请（专利权）人： | 西安奇维科技有限公司 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16;G06F13/26 |
| 代理公司： | 西安亿诺专利代理有限公司 61220 | 代理人： | 李永刚 |
| 地址： | 710077 陕西省西安市高新区兴隆*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 中断 管理 方法 | ||
【权利要求书】：
1.一种基于FPGA的中断管理方法，其特征在于：将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。
2.根据权利要求1所述基于FPGA的中断管理方法，其特征在于包括如下具体步骤：
1）在FPGA内部为每一类中断建立一个独立对应的FIFO；
2）当任意一类中断发生时，通过外部中断信号的边沿将中断状态及发生的时刻写入与该中断对应的FIFO；
3）当任意一个FIFO非空时，FPGA向CPU输出中断信号；
4）CPU收到中断信号后进入中断处理程序。
3.根据权利要求1所述基于FPGA的中断管理方法，其特征在于：步骤4）所述中断处理程序的具体过程为：先查询各个FIFO是否为空；若不为空，说明该FIFO中存储有中断信息；CPU先读取优先级最高的中断所对应的FIFO，并根据其中的中断状态信息及中断发生时间处理中断；若该FIFO仍然非空则继续读取直到该FIFO为空；然后读取优先级次之的FIFO并处理中断直至所有FIFO均为空。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维科技有限公司，未经西安奇维科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911038329.6/1.html，转载请声明来源钻瓜专利网。
