[发明专利]一种应答器有源模块时钟提取方法及装置

权利要求书

1.一种应答器有源模块时钟提取方法，其特征在于，包括如下步骤：

(1)获取由轨旁电子单元LEU通过C1接口发送过来的原始DBPL码，并对所述原始DBPL码进行相位延迟，获取延迟DBPL码；

(2)将所述原始DBPL码与所述延迟DBPL码进行异或运算，提取上升沿和下降沿信息，形成边沿检测脉冲信号，完成边沿信息检测；

(3)对所述边沿检测脉冲信号进行不可重复触发的脉冲扩展，形成单稳态信号S_A；

(4)由输出的单稳态信号S_A的下降沿触发，产生高电平维持时间为1/4个DBPL码元的时钟信号CLK_A；

(5)对所述边沿检测脉冲信号进行可重复触发的脉冲扩展，形成单稳态信号S_B；

(6)由输出的单稳态信号S_B的下降沿触发，产生高电平维持时间为1/4个DBPL码元的时钟信号CLK_B；

(7)对时钟信号CLK_A和时钟信号CLK_B进行或运算，形成占空比为50％的均匀时钟信号CLK。

2.根据权利要求1所述的应答器有源模块时钟提取方法，其特征在于，所述步骤(1)中相位延迟的延迟量≤2us。

3.根据权利要求1或2所述的应答器有源模块时钟提取方法，其特征在于，所述步骤(3)中由单稳态电路对所述边沿检测脉冲信号进行不可重复触发的脉冲扩展，其中，

所述单稳态电路的暂稳态持续时间T1小于1/4个DBPL码元时间。

4.根据权利要求3所述的应答器有源模块时钟提取方法，其特征在于，所述步骤(4)中时钟信号CLK_A与边沿检测脉冲信号的时间相差为T1，所述时钟信号CLK_A与所述DBPL码元同步。

5.根据权利要求4所述的应答器有源模块时钟提取方法，其特征在于，

所述步骤(5)中由另一单稳态电路对所述边沿检测脉冲信号进行可重复触发的脉冲扩展，其中，

所述另一单稳态电路的暂稳态持续时间T等于1/2个DBPL码元时间加上T1。

6.根据权利要求5所述的应答器有源模块时钟提取方法，其特征在于，所述步骤(6)中时钟信号CLK_B与边沿检测脉冲信号的时间相差为T1，所述时钟信号CLK_B与所述DBPL码元同步。

7.根据权利要求1所述的应答器有源模块时钟提取方法，其特征在于，所述时钟信号CLK与DBPL码同步。

8.根据权利要求1、2、7任一项所述的应答器有源模块时钟提取方法，其特征在于，所述时钟信号CLK的频率为1128kHz。

9.一种应答器有源模块时钟提取装置，其特征在于，包括：

输入模块，用于输入原始DBPL码；

相位延迟模块，用于对原始DBPL码产生相位延迟；

第一逻辑运算模块，用于所述原始DBPL码与所述延迟DBPL码进行异或运算，形成边沿检测脉冲信号；

第一稳态电路模块，用于对边沿检测脉冲信号进行不可重复触发的脉冲扩展，形成单稳态信号S_A；

第二稳态电路模块，用于对单稳态信号S_A的下降沿触发，形成高电平维持时间为1/4个DBPL码元的时钟信号CLK_A；

第三稳态电路模块，用于对所述边沿检测脉冲信号进行可重复触发的脉冲扩展，形成单稳态信号S_B；

第四稳态电路模块，用于对单稳态信号S_B的下降沿触发，产生高电平维持时间为1/4个DBPL码元的时钟信号CLK_B；

第二逻辑运算模块，用于对所述时钟信号CLK_A和时钟信号CLK_B进行或运算，形成占空比为50％的均匀时钟信号CLK。

10.根据权利要求9所述的应答器有源模块时钟提取装置，其特征在于，所述相位延迟模块为RC相移电路，所述RC相移电路采用两级施密特触发器与RC积分电路组合形成。