[发明专利]一种DBPL码硬件解码方法及系统

权利要求书

1.一种DBPL码硬件解码方法，其特征在于，所述解码方法包括：

延时原始DBPL码获得延时DBPL码，异或运算所述原始DBPL码与所述延时DBPL码，输出DBPL码边沿脉冲信号；

单稳态电路触发所述DBPL码边沿脉冲信号，输出与DBPL码同频率方波；

通过所述DBPL码边沿脉冲信号与所述DBPL码同频率方波触发变换输出与DBPL码同步的解码数据，包括：通过所述DBPL码边沿脉冲信号与所述DBPL码同频率方波中的正相方波输出第一输出信号，所述第一输出信号为所述原始DBPL码中的逻辑“1”；通过所述DBPL码同频率方波中的反相方波与所述第一输出信号输出第二输出信号，所述第二输出信号为所述原始DBPL码的解码数据；通过所述DBPL码边沿脉冲信号与所述第二输出信号输出第三输出信号，所述第三输出信号为所述原始DBPL码边沿同步的解码数据。

2.根据权利要求1所述的解码方法，其特征在于，所述输出DBPL码边沿脉冲信号为：

将所述原始DBPL码和所述延时DBPL码的上升沿或下降沿转化为脉冲信号，提取所述DBPL码边沿脉冲信号。

3.根据权利要求1所述的解码方法，其特征在于，所述DBPL码同频率方波包括DBPL码同频率正相方波和DBPL同频率反相方波。

4.根据权利要求1或3所述的解码方法，其特征在于，所述输出与DBPL码同频率方波包括：

设置所述单稳态电路的暂稳态时间；

所述DBPL码边沿脉冲信号的下降沿触发单稳态触发器进入暂稳态，所述暂稳态时间内所述单稳态触发器不重新触发，在所述单稳态触发器进入稳态后所述DBPL码边沿脉冲信号的下降沿重新触发单稳态触发器进入暂稳态；

所述单稳态触发器正相根据所述暂稳态触发频率输出DBPL码同频率正相方波，所述单稳态触发器反相根据所述暂稳态触发频率输出DBPL码同频率反向相方波。

5.根据权利要求4所述的解码方法，其特征在于，所述暂稳态时间为半个码元周期到一个码元周期之间。

6.一种DBPL码硬件解码系统，其特征在于，所述解码系统包括：

输入模块，用于输入原始DBPL码，并传输原始DBPL码；

施密特触发器，用于接收所述原始DBPL码，并对所述原始DBPL码进行延时处理，输出延时DBPL码；

异或门，用于对所述原始DBPL码和所述延时DBPL码进行异或运算，输出DBPL码边沿脉冲信号；

单稳态触发器，用于接收所述DBPL码边沿脉冲信号，并生成与所述原始DBPL码同频率方波；

D触发器，用于接收所述DBPL码边沿脉冲信号和所述DBPL码同频率的正、反相方波，并生成与所述DBPL码同步的解码数据；

所述D触发器设置有三个，分别为：第一D触发器、第二D触发器和第三D触发器；

第一D触发器，用于依据所述DBPL码同频率方波中的正相方波和所述DBPL码边沿脉冲信号生成第一输出信号；

第二D触发器，用于依据第一输出信号和所述DBPL码同频率方波中的反相方波生成第二输出信号；

第三D触发器用于依据所述第二输出信号和所述DBPL码边沿脉冲信号，生成第三输出信号。

7.根据权利要求6所述的解码系统，其特征在于，所述解码系统包括：

所述异或门将所述原始DBPL码和所述延时DBPL码的上升沿或下降沿转化为DBPL码边沿脉冲信号进行输出。

8.根据权利要求6或7所述的解码系统，其特征在于，所述D触发器设置不少于两个。

9.根据权利要求6所述的解码系统，其特征在于，所述DBPL码边沿脉冲信号作为所述第一D触发器的第一时钟信号，所述DBPL码同频率方波中的正相方波为所述第一D触发器的第一数据信号D。