[发明专利]一种RTL输出级数获取方法、装置、设备和存储介质

说明书

本申请提出一种RTL输出级数获取方法、装置、设备和存储介质，其中，该方法包括：根据RTL文本的输出信号生成语法约束树；根据预设转换规则将所述语法约束树简化为数据流树；并行化处理所述数据流树内节点并更新节点的位宽；分析并行化处理后的所述数据流树以获取输出级数。本申请实施例的技术方案通过对RTL文本分析准确获取到对应逻辑电路的逻辑级数，便于对逻辑电路进行优化，可降低逻辑资源，并减少逻辑电路设计过程的系统功耗。

技术领域

本申请涉及集成电路设计技术领域，具体涉及一种RTL输出级数获取方法、装置、设备和存储介质。

背景技术

硬件描述语言寄存器级别(Register Transfer Level,RTL)电路经过综合工具转换成逻辑电路，综合过程主要包括翻译和优化。翻译过程包RTL描述转换成对应的内部逻辑资源，然后通过优化使其满足时序约束，同时面积、功耗降低。因此，RTL级描述是逻辑电路和电子设计自动化(Electronics Design Automation， EDA)工具优化的基础。

现有分析工具一盘基于当前RTL级描述，按照时序约束需求对逻辑电路进行优化。但是，优化并不能覆盖所有存在资源浪费的情况，每次对逻辑电路的优化结果存在差异，导致最终的输出网表无法真实的反应RTL级描述的逻辑电路级数，不利于逻辑电路的开发。

发明内容

本申请提供用于一种RTL输出级数获取方法、装置、设备和存储介质。

本申请实施例提供一种RTL输出级数获取方法，包括：

根据RTL文本生成语法约束树；根据预设转换规则将所述语法约束树简化为数据流树；并行化处理所述数据流树内节点并更新节点的位宽；分析并行化处理后的所述数据流树以获取输出级数。

本申请实施例提供一种RTL输出级数获取装置，包括：

文本分析模块，用于根据RTL文本生成语法约束树；数据流模块，用于根据预设转换规则将语法约束树简化为数据流树；并行处理模块，用于并行化处理所述数据流树内节点并更新节点的位宽；级数确定模块，用于分析所述数据流树以获取输出级数。

本申请实施例提供一种设备，该设备包括：

一个或多个处理器；存储器，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本申请实施例中任一所述的RTL输出级数获取方法。

本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如本申请实施例中任一所述的RTL输出级数获取方法。

关于本申请的以上实施例和其他方面以及其实现方式，在附图说明、具体实施方式和权利要求中提供更多说明。

附图说明

图1a为本申请实施例一提供的一种RTL输出级数获取方法的步骤流程图；

图1b为本申请实施例一提供的一种RTL文本的输出信号和输入信号的示例图；

图1c为本申请实施例一提供的一种语法约束树的示意图；

图1d为本申请实施例一提供的一种数据流树的示意图；

图2为本申请实施例二提供的一种RTL输出级数获取方法的步骤流程图；

图3为本申请实施例三提供的一种RTL输出级数获取装置的结构示意图；

图4为本申请实施例四提供的一种设备的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。