[发明专利]配置存储器位线控制电路以及FPGA位线控制系统

权利要求书

1.一种配置存储器位线控制电路，其特征在于，包括：数据读写控制模块、存储模块、传输模块以及缓冲器；

所述数据读写控制模块，用于根据所述位线控制电路所处的状态以及信号将接收到的数据写入所述存储模块或者将所述存储模块中的数据进行读出；

所述存储模块，用于存储所述数据读写控制模块写入或者读出的数据；

所述传输模块，用于传输所述数据读写控制模块接收到的数据或者从所述存储模块读出的数据；

所述缓冲器，用于在所述数据读写控制模块对接收到的数据写入所述存储模块的传输过程中增加驱动。

2.如权利要求1所述的配置存储器位线控制电路，其特征在于，所述传输模块包括位线传输通道，所述缓冲器按照预设距离设置于所述位线传输通道上。

3.如权利要求1所述的配置存储器位线控制电路，其特征在于，所述数据读写控制模块包括写字线控制电路、写驱动电路及读配套电路；

所述写驱动电路，用于根据接收到的数据产生BL信号，所述BL信号分别往左往右传输；

所述写字线控制电路，用于将所述BL信号写入所述存储模块；

所述读配套电路，用于读出所述存储模块中数据。

4.如权利要求3所述的配置存储器位线控制电路，其特征在于，所述位线控制电路所处的状态包括写入状态和回读状态，所述信号为字线信号；

在写状态时，所述写字线控制电路在所述字线信号为1时将所述BL信号写入所述存储模块；

在读状态时，所述读配套电路在所述字线信号为1时读出所述输出信号。

5.如权利要求1-4任一项所述的配置存储器位线控制电路，其特征在于，所述缓冲器为双向。

6.如权利要求1-4任一项所述的配置存储器位线控制电路，其特征在于，所述存储模块包括相互连接的MOS管和反相器。

7.如权利要求6所述的配置存储器位线控制电路，其特征在于，所述MOS管包括第一MOS管和第二MOS管，所述反相器包括第一反相器和第二反相器；

所述第一MOS管和所述第二MOS管进行串联连接，所述第一反相器和所述第二反相器进行并行连接并设置于所述第一MOS管和所述第二MOS管之间。

8.一种FPGA位线控制系统，其特征在于，包括：配置寄存器、可编程逻辑模块以及如权利要求1-7任一项所述的配置存储器位线控制电路；所述可编程逻辑模块包括至少一个区域，每个区域内设置有所述配置存储器位线控制电路；

所述配置寄存器，用于配置帧地址并将帧地址与数据输出到所述配置存储器位线控制电路；

所述配置存储器位线控制电路，用于在进行写入操作时，将所述数据写到与所述地址对应的所述存储模块中；在进行读出操作时，根据所述地址将对应的所述存储模块中的数据读出。

9.如权利要求8所述的FPGA位线控制系统，其特征在于，所述配置寄存器包括帧地址寄存器、帧数据输入寄存器以及帧数据输出寄存器；所述配置存储器位线控制电路还包括帧地址数据转换模块；

所述帧地址寄存器，用于配置帧地址并将帧地址数据发送给所述帧地址数据转换模块；

所述帧数据输入寄存器，用于将数据输出到所述数据读写控制模块；

所述数据读写控制模块，用于将所述数据通过所述缓冲器写到与所述地址对应的所述存储模块中；还用于根据所述地址从所述存储模块中读出数据并将读出的数据发送到所述帧数据输入寄存器；

所述帧数据输入寄存器，还用于接收所述数据读写控制模块从所述存储模块中读出的数据；

所述数据读写控制模块，还用于从所述帧数据输入寄存器读出所述数据，并将所述数据发送给所述帧数据输出寄存器。

10.如权利要求8所述的FPGA位线控制系统，其特征在于，所述FPGA位线控制系统还包括至少一个多级缓冲器以及至少一个两级与非门；

所述多级缓冲器，用于接收所述帧数据输入寄存器输入的数据并将所述数据发送至对应区域内的配置存储器位线控制电路；

所述两级与非门，用于在回读时将读出的数据输出到所述帧数据输出寄存器。