[发明专利]半导体结构的制造方法

说明书

提供利用双电阻率导电材料形成垂直传导和横向传导的低成本电阻器结构的方法。使用单个沉积工艺步骤将双电阻率导电材料沉积于介电层的开口中。通过以杂质预处理介电材料的一部分来稳定钨的高电阻率β相。介电材料中含有杂质的部分包含横向邻近需要高电阻率β‑W的区域。在后续的钨沉积步骤期间，杂质可能会扩散出来并掺入钨中，借此使金属稳定在高电阻率β‑W相中。在未经杂质预处理的区域中，β‑W转变为钨的低电阻率α相。

技术领域

本发明实施例涉及半导体制造技术，特别涉及具有不同电阻的导电部件。

背景技术

通过半导体技术的创新，例如多重图案化以减少部件(例如线、间隔和孔)的最小尺寸、三维(three-dimensional，3D)晶体管(例如鳍式场效晶体管(fin field-effecttransistor，FinFET))和更多互连层，半导体产业持续增加集成电路(integratedcircuits，IC)中的电子组件(例如晶体管、二极管、电阻器、电容器等)和互连部件(例如接触件、导孔(vias)、线、焊垫(bond pads)等)的密度。增加组件密度的另一种方法是将电子组件嵌入堆叠于半导体基底之上的互连系统。这些创新中的多者提升集成电路的效能和功能，但代价是较高的工艺复杂度和工艺成本。对于保持集成电路市场的指数增长而言，由于此指数增长是通过降低每个功能的成本而不损害效能来推动的，每片晶圆成本的增加提出了新的挑战。

发明内容

根据一些实施例提供半导体结构的制造方法。此方法包含沉积介电层；在介电层上方形成遮罩，此遮罩具有第一开口露出介电层的第一区；将杂质布植至介电层的第一区中；在介电层中形成第二开口和第三开口，第二开口位于第一区，第三开口位于第二区；以及在第二开口和第三开口中沉积金属层，其中第二开口中的金属层形成第一导电元件且第三开口中的金属层形成第二导电元件。

根据另一些实施例提供半导体结构的制造方法。此方法包含沉积介电层；在介电层中形成第一开口；将杂质掺入介电层中；在介电层中形成第二开口；以及在第一开口和第二开口中形成金属层，其中沿着第一开口的侧壁掺入杂质，其中第一开口中的金属层形成第一导电元件且第二开口中的金属层形成第二导电元件。

根据又另一些实施例提供半导体结构。此半导体结构包含在基底上的介电层；延伸穿过介电层的第一导电元件；以及延伸穿过介电层的第二导电元件，其中第一导电元件包含第一金属的α相金属且第二导电元件包含第一金属的β相金属，其中相较于邻近第一导电元件的介电层，邻近第二导电元件的介电层包含较高浓度的杂质。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1至9根据一些实施例示出在形成具有不同电阻的接触件的过程中各个中间阶段的剖面示意图。

图10至17根据一些实施例示出具有不同电阻的接触件的制造过程中各个中间阶段的剖面示意图。

图18A、18B、19A和19B根据一些实施例示出在互连系统的层间介电层中形成的横向传导电阻器结构的剖面示意图和平面概略图。

附图标记说明：

11～接触蚀刻停止层；

21～蚀刻停止层；

50～半导体基底；

54～源极/漏极区；

58～鳍片；

60～鳍式场效晶体管装置；

62～浅沟槽隔离区；

64～导电栅极层；

66～栅极介电层；