[发明专利]一种选通管的制备方法

说明书

本发明公开了一种选通管的制备方法，包括如下步骤：S1、提供一半导体衬底；S2、沉积一层第一金属电极层；S3、制备电热绝缘层；S4、刻蚀小孔；S5、向小孔中依次填充二维材料层和开关层插塞柱；S6、制备第二金属电极层。开关层插塞柱是在电流或电压激励下可以形成导电丝的材料；在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，使选通管的性能得到了极大的改善，有效克服了现有技术的种种缺点而具有高度产业价值。

技术领域

本发明属于微纳米电子技术领域，具体涉及一种选通管的制备方法。

背景技术

两端非易失性存储器采用两端的选通管器件来抑制大规模阵列中广泛存在的漏电流问题。选通管器件为开关器件，工作原理为：在到达开启电压/电流之前，选通管处于关闭状态，电阻非常高，可以有效抑制漏电流；到达开启电压/电流后，选通管开启，降为极低的电阻，为相应的存储单元提供足够的操作电流。在大规模阵列中，选通管与存储器单元连接，操作存储器单元时，首先施加电压或电流打开与选中单元连接的选通管，然后对选中的存储器单元进行读写操作。其中，与未选中的存储器单元连接的选通管均处于关闭状态，电阻非常高，可以抑制漏电流，降低阵列功耗。两端选通管器件不仅可以有效解决漏电流问题，在阵列集成过程中可以与存储单元垂直堆叠，不需要占用额外的面积，提高集成密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，进一步提高存储密度。

目前，主流的选通管主要分为以下几类：双向阈值开关型选通管，金属-绝缘体转换选通管，混合离子电子导电选通管，势垒型选通管，导电桥阈值开关型选通管。

前四种选通管器件关态电阻比较低，无法很好的抑制漏电流。导电桥阈值开关器件具有极低的漏电流（高开关比），具有低功耗应用前景，然而，其驱动电流非常低，远不足以为商用的相变存储器及阻变存储器提供足够的擦写电流。

因此，需要提供一种具有高开关比的同时，可以为存储器单元提供足够的操作电流的导电桥阈值开关型选通管器件的制造方法。

发明内容

针对现有技术以上缺陷或改进需求中的至少一种，本发明提供了一种选通管的制备方法，在原有的导电桥阈值开关器件的基础上，在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，则可以提高选通管的开关性能。所以，可以通过使用渗透性较差的二维材料，一是可以防止开关层材料向电极扩散，二是可以通过控制二维材料表面缺陷的大小，来控制选通管开启时开关层中形成的导电丝的粗细，即可以使选通管的开关性能更好。

为实现上述目的，按照本发明的一个方面，提供了一种选通管的制备方法，包括如下步骤：

S1、提供一半导体衬底；

S2、在所述半导体衬底上沉积一层第一金属电极层；

S3、在所述第一金属电极层制备电热绝缘层；

S4、对所述电热绝缘层进行刻蚀，使所述第一金属电极层部分暴露并形成小孔；

S5、向所述小孔中依次填充二维材料层和开关层插塞柱，所述二维材料层是防渗透并可调控表面缺陷的材料，所述开关层插塞柱是在电流或电压激励下可以形成导电丝的材料；

S6、在所述电热绝缘层和所述开关层插塞柱的顶部制备第二金属电极层。

或者，本发明的一种选通管的制备方法，包括如下步骤：

S1、提供一半导体衬底；

S2、在所述半导体衬底上沉积一层第一金属电极层；