[发明专利]TMV结构的制备方法、大板扇出型异构集成封装结构及其制备方法有效
申请号: | 201911050901.0 | 申请日: | 2019-10-31 |
公开(公告)号: | CN111106013B | 公开(公告)日: | 2022-03-15 |
发明(设计)人: | 崔成强;李潮;杨斌 | 申请(专利权)人: | 广东芯华微电子技术有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/60;H01L23/31;H01L23/66 |
代理公司: | 广州鼎贤知识产权代理有限公司 44502 | 代理人: | 刘莉梅 |
地址: | 528225 广东省佛山市南海区狮山镇南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | tmv 结构 制备 方法 大板扇出型异构 集成 封装 及其 | ||
1.一种大板扇出型异构集成封装结构的制备方法,其特征在于,包括以下步骤:
S10、利用板级技术制作芯片塑封板;
S20、采用如下步骤S1-S3制备TMV结构,
S1、提供芯片塑封板,在所述芯片塑封板的非芯片区域沿所述芯片塑封板的厚度方向开设盲孔;
S2、在所述盲孔内填充金属填充柱;
S3、对所述芯片塑封板远离所述盲孔开口的一侧面进行研磨抛光处理,使所述金属填充柱远离该侧面的一端与所述芯片塑封板的表面平齐,形成TMV结构,
S30、提供天线和IPD,在所述芯片塑封板远离其内部的芯片I/O接口的一侧面通过电镀制作与所述TMV结构连接的连接线路,并使所述天线和所述IPD与所述连接线路连接;
S40、在所述芯片塑封板靠近其内部的芯片I/O接口的一侧面制作再布线层,具体包括以下步骤:
S40a、通过真空溅射法于所述芯片塑封板与所述芯片的I/O接口平齐的一面制作种子层;
S40b、通过图形电镀法在所述种子层上制作所述再布线层;
S40c、于所述再布线层上制作阻焊层,并对所述阻焊层进行开孔处理,使所述再布线层的焊盘区外露;
S50、提供金属凸块,将所述金属凸块植入所述再布线层的焊盘区。
2.根据权利要求1所述的一种大板扇出型异构集成封装结构的制备方法,其特征在于,步骤S1中,采用机械钻孔或者激光钻孔的方式开设所述盲孔。
3.根据权利要求1所述的一种大板扇出型异构集成封装结构的制备方法,其特征在于,步骤S1中,所述盲孔开设完成后,还需要采用等离子体或者溶液清洗所述盲孔以去除残渣。
4.根据权利要求1所述的一种大板扇出型异构集成封装结构的制备方法,其特征在于,步骤S2中,采用物理气相沉积、电镀填充、化学填充或者机械填充的方法填充所述盲孔,以形成所述金属填充柱。
5.根据权利要求1所述的大板扇出型异构集成封装结构的制备方法,其特征在于,步骤S10具体包括以下步骤:
S10a、提供载板和芯片,将所述芯片正面朝向所述载板,通过临时键合胶贴于所述载板沿其厚度方向的一侧;
S10b、采用塑封料对所述芯片进行塑封,所述塑封料固化后形成塑封层;
S10c、拆除所述载板和所述临时键合胶,制得所述芯片塑封板。
6.根据权利要求1所述的大板扇出型异构集成封装结构的制备方法,其特征在于,步骤S30中,将所述天线紧贴于所述芯片塑封板的表面并与所述连接线路电连接,将所述IPD贴装于所述连接线路远离所述芯片塑封板的一侧。
7.一种大板扇出型异构集成封装结构,其特征在于,采用权利要求1至6任一项所述的大板扇出型异构集成封装结构的制备方法制得。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东芯华微电子技术有限公司,未经广东芯华微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911050901.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造