[发明专利]半导体器件的形成方法在审
| 申请号： | 201911053912.4 | 申请日： | 2019-10-31 |
| 公开（公告）号： | CN112750702A | 公开（公告）日： | 2021-05-04 |
| 发明（设计）人： | 王楠 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 唐嘉 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 形成 方法 | ||
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有鳍部，所述鳍部包括密集区和稀疏区；
在所述衬底上形成横跨所述鳍部的栅极结构和源漏掺杂层，所述源漏掺杂层位于所述栅极结构两侧的所述鳍部内；
在所述衬底、所述源漏掺杂层以及所述栅极结构的表面上形成介质层，所述介质层的顶部表面高于所述栅极结构的顶部表面；
刻蚀所述介质层，在所述介质层内形成暴露所述源漏掺杂层顶部的接触孔；
在所述接触孔内形成导电结构；
在所述介质层以及所述导电结构上形成掩膜层，所述掩膜层的开口暴露出所述稀疏区之间所述栅极结构顶部的部分所述介质层和部分所述导电结构的顶部表面；
刻蚀去除暴露出的所述介质层、位于所述介质层底部的所述栅极结构和所述导电结构，至暴露出所述衬底的表面。
2.如权利要求1所述的形成方法，其特征在于，刻蚀去除暴露出的所述介质层、位于所述介质层底部的所述栅极结构和所述导电结构的工艺为干法刻蚀工艺或湿法刻蚀工艺。
3.如权利要求1所述的形成方法，其特征在于，所述介质层的材料包括：氧化硅、氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
4.如权利要求1所述的形成方法，其特征在于，刻蚀所述介质层工艺为干法刻蚀工艺或湿法刻蚀工艺。
5.如权利要求1所述的形成方法，其特征在于，形成所述掩膜层的工艺为化学气相沉积工艺或物理气相沉积工艺或原子层沉积工艺。
6.如权利要求1所述的形成方法，其特征在于，所述栅极结构包括位于所述鳍部表面的栅介质层以及位于所述栅介质层上的栅极层。
7.如权利要求6所述的形成方法，其特征在于，所述栅极层的材料包括：TiN、TiAl或W。
8.如权利要求1所述的形成方法，其特征在于，所述导电结构的材料包括：钨、镍、铬、钛或钽。
9.如权利要求1所述的形成方法，其特征在于，形成所述导电结构的工艺包括化学气相沉积法或原子层沉积法或物理气相沉积法。
10.如权利要求1所述的形成方法，其特征在于，所述掩膜层的材料包括：氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
11.如权利要求1所述的形成方法，其特征在于，还包括：形成隔离层，所述隔离层位于所述衬底上，且覆盖所述鳍部的部分侧壁。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911053912.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
