[发明专利]一种周界防卫的雷达信号处理器

说明书

本发明公开了一种周界防卫的雷达信号处理器，包括主处理器、外部指令存储器、外部数据存储器、运算放大器、数据传输芯片；外部指令存储器、外部数据存储器、运算放大器、数据传输芯片分别与主处理器相连接。本发明的雷达信号处理器采用两维FFT处理，主处理器具有双核，运行效率高，增加了对射频前端的故障检测功能，且信号处理器的时钟由射频前端提供。

技术领域

本发明涉及雷达信号处理技术领域，尤其是一种周界防卫的雷达信号处理器。

背景技术

雷达信号处理为雷达系统的核心部分，它的主要功能：为整机提供时序，控制射频前端发射所需波形；对雷达回波信号进行采样，输出处理结果给上位机。现有的低成本小型化雷达信号处理器中，主要存在以下几点缺陷：

1.射频前端故障难以检测

现有的低成本小型化信号处理器通过SPI接口发射指令给射频前端，控制射频前端发射所需要的高频信号，如果射频前端故障不工作时，信号处理器无法判断，从而对射频前端的故障无法知晓，需要利用频谱仪去测试射频前端是否有24G高频信号输出，这样对测试过程比较麻烦。

2.静止目标无法检测

现有的低成本小型化信号处理器只有一维速度分辨，距离是依靠不同频率信号的频率差与相位差计算出来的，对于静止目标全部在零频，与地杂波混在一起，没有合适的去杂波的方法，无法有效的地杂波中提取静止的目标信息，若滤除地杂波时，静止的目标也会被滤除，故很难检测静止目标。

3.晶振芯片引起的噪声偏大

由于雷达整机的同步原因，射频前端的时钟是由信号处理器中的晶振芯片通过内部总线引过来的，能够保证整个系统的同步，但是射频前端都是高频信号，时钟通过布线过来难免有干扰，雷达起始点受到干扰，当信号传到信号处理器时，噪声会变大，对强度小的目标或者远距离弱信号都难以检测。

4.运行时间较长

现有的低成本小型化信号处理器只有一个核，现在的TMS320F28377D有两个内核，原来的速度要慢一倍。原来的信号处理器主频是150M，现在的信号处理器主频是200M，运行速度比现在的慢30％。

发明内容

为了克服上述现有技术中的缺陷，本发明提供一种周界防卫的雷达信号处理器，采用两维FFT处理，主处理器具有双核，运行效率高。

为实现上述目的，本发明采用以下技术方案，包括：

一种周界防卫的雷达信号处理器，包括：主处理器、外部指令存储器、外部数据存储器、运算放大器、数据传输芯片；

主处理器为一个双核的DSP信号处理器，该双核的DSP信号处理器内设置有AD模块即模数转换模块；

外部指令存储器为一个FLASH存储芯片，用于存储雷达配置参数，该FLASH 存储芯片能够掉电保留雷达配置参数；

外部数据存储器为一个SRAM存储芯片，用于存储回波数据；

运算放大器用于放大模拟信号；

数据传输芯片为一个网络芯片，用于进行数据传输和接收上位机指令；

外部指令存储器、外部数据存储器、运算放大器、数据传输芯片分别与主处理器相连接；

主处理器上配备有两路SPI接口，通过该两路SPI接口分别连接射频前端的波形产生芯片和高频收发芯片，控制射频前端发射锯齿波线性调频信号；

射频前端接收回波信号即模拟IQ信号，射频前端将接收到的模拟IQ信号发送给运算放大器，运算放大器对该模拟IQ信号中的零中频信号进行放大处理，对该模拟IQ信号中的高频信号进行滤波处理，运算放大器将处理后的模拟IQ 信号送入主处理器中；