[发明专利]半导体存储器装置及其制造方法

说明书

半导体存储器装置及其制造方法。一种形成3D存储器装置的工艺包括形成具有多个层叠的层的层叠结构，蚀刻层叠结构以形成各自包括多个阶梯的阶梯沟槽，在阶梯沟槽上方形成具有多个开口的硬掩模层，在硬掩模层上方形成光致抗蚀剂层，并且使用硬掩模层和光致抗蚀剂层作为蚀刻掩模通过多个开口进行蚀刻以将阶梯沟槽的底部延伸至更低的深度。

技术领域

本公开总体上涉及一种半导体存储器装置及其制造方法，更具体地涉及一种三维半导体存储器装置及其制造方法。

背景技术

半导体存储器装置可以包括具有多个存储器单元的存储器单元阵列。为了提高存储器单元的集成度，已经提出了三维半导体存储器装置。

三维半导体存储器装置包括以三维布置的存储器单元。为了提高集成度，可以增加垂直层叠在基板上的存储器单元的数量。然而，随着单元层数的增加，三维半导体存储器装置的结构稳定性和三维半导体存储器装置的制造工艺的稳定性会降低。另外，当存在更多层时，用于形成单层器件或具有若干层的器件的一些工艺导致缺陷。

发明内容

在本公开的实施方式中，一种用于形成半导体装置的方法包括：形成具有多个层叠的层的层叠结构；通过蚀刻层叠结构在层叠结构中形成具有第一深度的多个阶梯沟槽，每个阶梯沟槽具有相对的第一阶梯侧壁和第二阶梯侧壁，第一阶梯侧壁和第二阶梯侧壁各自具有多个阶梯；在层叠结构的顶表面上方形成具有硬掩模材料的蚀刻停止图案，该蚀刻停止图案包括露出多个阶梯沟槽的一部分的多个开口；在蚀刻停止图案上方形成第一光致抗蚀剂图案，该光致抗蚀剂图案填充开口的第一部分并露出开口的第二部分；以及使用蚀刻停止图案作为蚀刻掩模来蚀刻开口的第二部分，以将通过开口的第二部分露出的阶梯沟槽的底部延伸到低于第一深度的第二深度。

在实施方式中，半导体装置具有单元区和接触区。蚀刻开口的第二部分形成第一凹槽，并且多个阶梯沟槽中的第一阶梯沟槽设置在第一凹槽与单元区之间。从开口的第一部分去除第一光致抗蚀剂图案；并且工艺可以还包括形成覆盖第一凹槽的第二光致抗蚀剂图案；以及使用硬掩模图案和第二光致抗蚀剂图案作为蚀刻掩模，来蚀刻开口的第三部分。蚀刻开口的第三部分包括形成与第一凹槽相邻的第二凹槽，第二凹槽的深度大于第一凹槽的深度。蚀刻开口的第三部分包括形成与第二凹槽相邻的第三凹槽，第三凹槽的深度大于第二凹槽的深度。这些步骤可以形成具有一系列具有不同深度的阶梯凹槽的装置。

在实施方式中，蚀刻停止图案的多个开口在第一方向上延伸，并且多个阶梯沟槽在垂直于第一方向的第二方向上延伸。层叠结构可以具有与多个第二层交替的多个第一层，第二层包括与第一层不同的材料，并且每个阶梯具有至少一个第一层和至少一个第二层。

在实施方式中，层叠结构包括至少32个第一层和至少32个第二层，并且蚀刻凹槽的第二部分包括蚀刻至少8个电介质层和至少8个导电材料层。在另一实施方式中，层叠结构至少包括96个电介质层和96个导电材料层，并且蚀刻凹槽的第二部分包括蚀刻至少16个电介质层和至少16个导电材料层。

光致抗蚀剂图案中的开口的边缘可以从蚀刻停止图案中的开口的边缘后退，使得具有硬掩模材料的蚀刻停止图案中的开口的边缘通过垂直蚀刻工艺限定凹槽的侧壁。第一阶梯侧壁可以与第二阶梯侧壁不对称，并且第二阶梯状侧壁可以是虚设结构。

在实施方式中，半导体装置包括单元区和接触区，并且第一阶梯侧壁的阶梯是用于接触区的接触焊盘，并且该方法包括分别在接触焊盘上形成垂直接触。蚀刻掩模图案中的开口可以用于形成具有不同深度的多个凹槽，并且该方法可以包括用绝缘材料填充多个凹槽并且使用蚀刻停止图案作为停止层来去除绝缘材料的一部分。

蚀刻停止图案中的开口可以是基本上矩形的开口，其用于通过多个蚀刻工艺来限定多个凹槽的侧壁，使得基本上矩形的开口限定多个凹槽中的每个凹槽的四个侧壁。半导体装置可以是在层叠的层中包括至少192个层的存储器装置。

附图说明