[发明专利]半导体装置以及该半导体装置的制造方法

说明书

本公开涉及一种半导体装置及其制造方法。该半导体装置包括：栅极堆叠，包括彼此交替堆叠的层间绝缘层和导电图案；沟道孔，穿过栅极堆叠；存储器层，形成在沟道孔的侧壁上；沟道层，形成在存储器层上；芯绝缘层，填充沟道孔的中心区域；以及覆盖层，形成在芯绝缘层上并且被沟道层的上部围绕。该覆盖层具有导电掺杂剂和生长抑制杂质。

相关申请的交叉引用

本申请要求于2019年1月18日提交的申请号为10-2019-0007103的韩国专利申请的优先权，其通过引用整体并入本文。

技术领域

本公开的各个实施例总体涉及一种半导体装置以及该半导体装置的制造方法。更具体地，各个实施例总体涉及一种具有多晶薄膜的半导体装置以及该半导体装置的制造方法。

背景技术

通常，当制造半导体装置时，可以采用形成包括导电掺杂剂的多晶薄膜的步骤。

例如，NAND闪速存储器装置可以包括包含导电掺杂剂的掺杂多晶硅层。在制造掺杂多晶硅层的过程中，可能在掺杂多晶硅层中形成空隙，这可导致半导体装置的电特性劣化。

发明内容

根据本发明的实施例，一种半导体装置可以包括：半导体衬底，包括由隔离层限定的有源区；浮置栅极，形成在有源区上方；介电层，形成在半导体衬底上方以覆盖浮置栅极和隔离层；以及覆盖层，形成在介电层上方并且具有导电掺杂剂和生长抑制杂质。

根据本发明的实施例，一种半导体装置可以包括：栅极堆叠，包括彼此交替堆叠的层间绝缘层和导电图案；沟道孔，穿过栅极堆叠；存储器层，形成在沟道孔的侧壁上；沟道层，形成在存储器层上；芯绝缘层，填充沟道孔的中心区域；以及覆盖层，形成在芯绝缘层上并且被沟道层的上部围绕。该覆盖层可以具有导电掺杂剂和生长抑制杂质。

根据本发明的实施例，一种制造半导体装置的方法可以包括：形成包括凹槽的基底结构；并且形成填充凹槽的覆盖层。该覆盖层可以包括至少一个第一半导体层和至少一个第二半导体层的堆叠结构，该至少一个第一半导体层可以包括导电掺杂剂，并且该至少一个第二半导体层可以包括生长抑制杂质。

附图说明

图1A和图1B是示出根据本公开实施例的多晶薄膜的截面图；

图2是示出根据本公开实施例的多晶薄膜的制造方法的气体供应时序图；

图3是示出根据本公开的实施例的多晶薄膜的示图；

图4和图5分别是示出根据本公开实施例的半导体装置的平面图和截面图；

图6是图4和图5所示的半导体装置的制造方法的流程图；

图7A至图7C是示出根据本公开的实施例的三维半导体装置的立体图；

图8是示出图7A至图7C所示的三维半导体装置中的每一个的柱的一部分的截面图；

图9是图8所示的柱的制造方法的流程图；

图10是示出根据本公开的实施例的存储器系统的配置的框图；以及

图11是示出根据本公开的实施例的计算系统的配置的框图。

具体实施方式

在下文中，将通过本公开的优选实施例的方式来描述本发明，以使本公开所属领域的技术人员能够容易地实施本发明而无需过多的实验。然而，我们注意到，本发明可以包括不脱离本发明的范围和技术精神的各种其他实施例和所描述实施例的各种修改。

虽然诸如“第一”和“第二”的术语可用于描述各种组件，但是这些组件不应被理解为限制于以上术语。在不脱离根据本公开的概念的范围的情况下，上述术语用于区分一个组件与另一组件，例如第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。