[发明专利]LDPC解码器、半导体存储器系统及其操作方法

说明书

本发明涉及一种半导体存储器系统，该半导体存储器系统包括：半导体存储器装置，存储码字；以及低密度奇偶校验(LDPC)解码器，基于奇偶校验矩阵对码字进行解码，以生成解码的码字，其中LDPC解码器包括：选择器，选择共享奇偶校验矩阵的相同层索引的一个或多个子矩阵，并基于阈值和连接到选择的变量节点的不满足检查节点(UCN)的数量，选择与所选择的一个或多个子矩阵中包括的列相对应的变量节点；变量节点更新器，更新与奇偶校验矩阵中包括的所有列相对应的变量节点的判定值；校验子检查器，确定对码字的解码是否已经成功地执行；以及检查节点更新器，更新备份校验子、阈值和处理单元的大小。

相关申请的交叉引用

本申请要求于2018年11月19日提交的申请号为10-2018-0142690的韩国专利申请的优先权，其全部内容通过引用并入本文用于所有目的。

技术领域

本公开的示例性实施例总体涉及一种半导体存储器系统，更具体地，涉及一种半导体存储器系统中的错误校正。

背景技术

通常，半导体存储器装置分为易失性存储器装置(例如，动态随机存取存储器(DRAM)和静态RAM(SRAM))和非易失性存储器装置(例如，只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和存闪速存储器)。

易失性存储器装置在电源中断时会丢存储在其中的数据，而非易失性存储器装置即使在供电中断时仍会保留其中的数据。闪速存储器装置由于其高编程速度、低功耗和大数据存储容量而被广泛用作计算机系统中的存储介质。

发明内容

本公开的实施例涉及一种可以快速且准确地对存储在存储器单元中的数据进行解码的存储器控制器、半导体存储器系统及其操作方法。

根据本公开的实施例，一种半导体存储器系统包括：半导体存储器装置，存储包括多个子矩阵的码字；以及低密度奇偶校验(LDPC)解码器，基于奇偶校验矩阵对码字进行解码，以生成解码后的码字，其中LDPC解码器包括：选择器，选择共享奇偶校验矩阵的相同层索引的多个子矩阵中的一个或多个子矩阵，并基于阈值和连接到所选择的变量节点的不满足检查节点(UCN)的数量，选择与所选择的一个或多个子矩阵中包括的列相对应的变量节点；变量节点更新器，通过反转所选择的变量节点的判定值来更新与奇偶校验矩阵中包括的所有列相对应的变量节点的判定值，其中反转判定值包括将零值翻转为一值或将一值翻转为零值；校验子检查器，通过将变量节点的更新的判定值乘以奇偶校验矩阵来确定对码字的解码是否已经成功地执行；以及检查节点更新器，在确定已经执行了I_m次子迭代操作后，更新备份校验子、阈值和处理单元的大小，其中处理单元的大小为P×I_m，其中I_m是最大子迭代计数，其中P是可以并行执行LDPC解码操作的变量节点的数量，并且其中子迭代操作包括：选择一个或多个子矩阵；更新变量节点的判定值；并且确定对码字的解码是否已经成功地执行。