[发明专利]半导体装置

说明书

提供可抑制通断损耗的半导体装置。半导体衬底(50)具有第1表面(S1)、第2表面(S2)，第2表面设置有沟槽(TR)的开口(OP)。第1导电型载流子存储层(52)设置于第1导电型漂移层(51)的第2表面(S2)侧。第2导电型基极层(53)设置于载流子存储层(52)的第2表面(S2)侧，到达第2表面(S2)。第1导电型杂质层(54)设置于基极层(53)的第2表面(S2)侧。沟槽电极(70)隔着内表面绝缘膜(61)设置于沟槽(TR)内。内表面绝缘膜(61)在面向基极层(53)的部分具有第1厚度(Ta)，在面向漂移层(51)的部分具有第2厚度，在面向载流子存储层(52)的部分具有第1厚度(Ta)及第2厚度(Tb)。第2厚度(Tb)比第1厚度(Ta)厚。

技术领域

本发明涉及半导体装置，特别涉及具有沟槽电极的半导体装置。

背景技术

就IGBT(Insulated Gate Bipolar Transistor：绝缘栅极双极晶体管)等半导体开关元件(半导体装置)而言，例如在通用逆变器及AC(Alternating Current：交流)伺服机构等领域中广泛应用于功率模块，该功率模块用于进行三相电动机的可变速控制。从节能的观点出发，谋求减少半导体开关元件的功率损耗。半导体开关元件的功率损耗主要是由接通损耗、通断损耗引起的。

例如，根据日本特开2016-111077号公报，公开了具有沟槽栅极构造的IGBT。通过应用沟槽栅极构造而使沟道密度提高，由此能够降低接通损耗。另外，就上述公报所公开的IGBT而言，具有比漂移层的杂质浓度高的杂质浓度的载流子存储层配置于基极层之下，由此能够进一步降低损耗。

专利文献1：日本特开2016-111077号公报

作为降低沟槽栅极型的IGBT的通断损耗的方法之一，存在降低作为寄生电容之一的栅极-集电极间电容(下面也称为“Cgc”)的方法。但是，关于具有载流子存储层的IGBT，迄今为止没有对抑制向其它特性的不良影响并且降低Cgc的方法进行充分研究。更一般而言，对于具有载流子存储层的半导体装置，迄今为止没有针对抑制向其它特性的不良影响并且降低寄生电容的方法进行充分研究。

发明内容

本发明就是为了解决上述那样的课题而提出的，其目的在于提供设置载流子存储层并且能够抑制通断损耗的半导体装置。

本发明的半导体装置具有半导体衬底、内表面绝缘膜、沟槽电极。半导体衬底具有第1表面、第2表面，该第2表面是与第1表面相反侧的面且设置有沟槽的开口。半导体衬底具有第1导电型的漂移层、第1导电型的载流子存储层、第2导电型的基极层、以及第1导电型的杂质层。载流子存储层设置于漂移层的第2表面侧，具有比漂移层的杂质浓度高的杂质浓度。基极层设置于载流子存储层的第2表面侧，到达第2表面。杂质层设置于基极层的第2表面侧。沟槽贯穿杂质层、基极层、载流子存储层而到达漂移层。内表面绝缘膜覆盖沟槽的内表面。沟槽电极以隔着内表面绝缘膜而面向漂移层、载流子存储层、基极层、杂质层的方式设置于沟槽内。内表面绝缘膜在面向基极层的部分具有第1厚度，在面向漂移层的部分具有第2厚度，在面向载流子存储层的部分具有第1厚度及所述第2厚度。第2厚度比第1厚度厚。

发明的效果

根据本发明，内表面绝缘膜在面向基极层的部分具有第1厚度，在面向漂移层的部分具有第2厚度，在面向载流子存储层的部分具有第1厚度及第2厚度，第2厚度比第1厚度厚。由此，不会对由基极层构成的沟道的电压阈值特性造成影响，降低由沟槽电极引起的寄生电容。能够通过该寄生电容的降低，对半导体装置的通断损耗进行抑制。

附图说明

图1是概略地表示本发明的实施方式1中的半导体装置的结构的俯视图。

图2是沿图1的线IIA-IIA的局部剖视图(A)、及沿图1的线IIB-IIB的局部剖视图(B)。