[发明专利]半导体结构及其制备方法

说明书

本公开提供一种半导体结构及其制备方法，该半导体结构包括一基底；一第一导线及一第二导线，配置在该基底上；一第一介电层，配置在该基底上并围绕该第一导线及该第二导线设置；一第一导电通孔，延伸经过该第一介电层并接触该第一导线；一第三导线，配置该第一介电层上并接触该第一导电通孔；以及一第二介电层，配置在该第一介电层上并围绕该第三导线设置；其中该第三导线覆盖该第一导线与该第二导线。

技术领域

本公开主张2018/12/27申请的美国临时申请案第62/785,561号及2019/04/17申请的美国正式申请案第16/386,816号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体结构。特别涉及一种在半导体结构中的一互连结构。再者，本公开关于一种包括该互连结构的半导体结构的制备方法。

背景技术

半导体装置基本上是用于许多现代应用。随着电子科技的进步，半导体装置是持续地变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体装置的小型化，实现不同功能的半导体装置的不同型态与尺寸规模，是整合(integrated)并封装(packaged)在一单一封模中。再者，执行许多制造操作以用于不同型态的半导体装置的整合(integration)。

然而，半导体装置的制造(manufacturing)与整合(integration)是包含许多复杂步骤(steps)与操作(operations)。在薄形(low-profile)与高密度(high-density)模块中的半导体装置的整合是逐渐变得复杂。半导体装置的制造与整合的复杂度的增加，是可造成许多缺点，例如电路短路、不良的电性互连、多个元件的层离(delamination)等等。

据此，需要持续改善半导体装置的结构与制造。

上文的“”“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种在一半导体结构，包括一基底；一第一导线与一第二导线，配置在该基底上；一第一介电层，配置在该基底上，并围绕该第一导线与该第二导线；一第一导电通孔，延伸经过该第一介电层，并接触在该第一导线上；一第三导线，配置在该第一介电层上，并接触该第一导电通孔；以及一第二介电层，配置在该第一介电层上，并围绕该第三导线；其中该第三导线覆盖该第一导线与该第二导线。

在本公开的一些实施例中，该第三导线的一宽度大于该第一导线的一宽度或是该第二导线的一宽度。

在本公开的一些实施例中，该第三导线的一宽度至少为该第一导线的一宽度的两倍。

在本公开的一些实施例中，该第一导线与该第二导线相互平行地延伸。

在本公开的一些实施例中，该半导体结构还包括一第四导线，配置在该第一导线与该第二导线之间。

在本公开的一些实施例中，该第三导线覆盖该第四导线。

在本公开的一些实施例中，该第四导线与该第一导线、该第二导线以及该第三导线电性隔离。

在本公开的一些实施例中，该半导体结构还包括一第二导电通孔，在该第二导线与该第三导线之间延伸，并接触该第二导线与该第三导线。

在本公开的一些实施例中，该第一导线经由该第一导电通孔、该第二导电通孔以及该第三导线而电性连接该第二导线。

在本公开的一些实施例中，该第一导电通孔是对准该第二导电通孔。

在本公开的一些实施例中，该第三导线的一边缘与该第二导电通孔的一边缘之间的一最短距离，是大于230nm。