[发明专利]使用POSIT的无精度损失低功耗MFCC提取加速器

权利要求书

1.一种使用POSIT的无精度损失低功耗MFCC提取加速器，其特征在于，包括：

两块片上存储模块，用于存储运算过程中的中间数据与输出结果，以及运算中会用到的权重参数；

一个支持posit数据格式运算的运算单元，内含一个乘法器与一个加法器，用于实现MFCC提取中的所有算法，包括快速傅里叶变换以及离散余弦变换的运算；

控制单元，用于控制计算过程以及数据流向，以及同外界数据的交互。

2.根据权利要求1所述的MFCC提取加速器，其特征在于，所述支持posit数据格式运算的运算单元，由一个支持posit格式运算的乘法器，一个支持posit数据格式运算的加法器，四个存储中间过程的寄存器，以及四个控制内部数据流向的多路选择器组成；运算单元支持posit格式的乘法、加法与乘加运算，并且通过内部的寄存器直接将当前的输出作为下一次运算的输入，节省数据读取的时间，提升运算单元的能效。

3.根据权利要求1所述的MFCC提取加速器，其特征在于，所述控制单元，按照MFCC算法中的运算顺序，控制片上存储单元的读取使能信号以及数据读取地址信号，控制片上多路选择器的选择信号，控制信号的输入通路，传递给运算单元相应的输入，同时将运算单元的输出存储到对应的位置上。

4.根据权利要求1所述的MFCC提取加速器，其特征在于，所述两块片上存储模块中，第一块片上存储模块，存储MFCC运算过程中的所有中间数据以及输出结果；第二块片上存储模块，存储运算中的所有参数，包括快速傅里叶变换中的参数W，离散余弦变换中的参数COS值。

5.根据权利要求1所述的MFCC提取加速器，其特征在于，计算过程中，按照控制单元的指令，所有的运算不断复用同一个运算单元，在不断的重复运算过程中，根据posit表示范围更大的特性，通过相比于浮点运算而言极短的寄存器长度，实现无精度损失的MFCC数据运算，减少了数据运算中的能耗，提高了加速器的能效。