[发明专利]半导体存储装置及其制造方法有效
申请号: | 201911069774.9 | 申请日: | 2019-11-05 |
公开(公告)号: | CN111508967B | 公开(公告)日: | 2023-09-15 |
发明(设计)人: | 李建泳;金兑京 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B43/20 | 分类号: | H10B43/20;H10B43/30;H10B43/40 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 及其 制造 方法 | ||
1.一种半导体存储装置,该半导体存储装置包括:
第一基板,该第一基板包括外围电路、连接到所述外围电路的第一导电接触图案以及具有使所述第一导电接触图案暴露的凹槽的第一上绝缘层;
第二基板,该第二基板包括存储单元阵列、设置在所述存储单元阵列上的第二上绝缘层以及第二导电接触图案,所述第二上绝缘层形成在所述存储单元阵列和所述第一上绝缘层之间,所述第二导电接触图案穿过所述第二上绝缘层突出到所述凹槽的开口中;以及
导电粘合剂图案,所述导电粘合剂图案填充所述凹槽,以将所述第二导电接触图案连接到所述第一导电接触图案,
其中,所述导电粘合剂图案围绕所述第二导电接触图案,以接触所述第二导电接触图案和所述第一导电接触图案。
2.根据权利要求1所述的半导体存储装置,其中,所述导电粘合剂图案完全地填充所述凹槽。
3.根据权利要求1所述的半导体存储装置,其中,所述导电粘合剂图案部分地填充所述凹槽,以产生间隙。
4.根据权利要求1所述的半导体存储装置,其中,每个所述导电粘合剂图案包含环氧树脂的固化材料。
5.根据权利要求1所述的半导体存储装置,其中,每个所述导电粘合剂图案包含具有银纳米颗粒、硼氮化物和环氧树脂的混合物的固化材料。
6.根据权利要求1所述的半导体存储装置,所述半导体存储装置还包括:
多个晶体管,所述多个晶体管在所述外围电路内;
多层绝缘层,该多层绝缘层被设置在所述第一基板和所述第一上绝缘层之间,所述多层绝缘层覆盖所述晶体管;以及
连接结构,该连接结构穿透所述多层绝缘层,所述连接结构将每个所述第一导电接触图案电连接到所述多个晶体管当中的与该第一导电接触图案对应的晶体管。
7.根据权利要求1所述的半导体存储装置,其中,所述存储单元阵列包括:
栅极层叠结构,该栅极层叠结构被设置在所述第二基板和所述第二上绝缘层之间,所述栅极层叠结构包括交替层叠的导电图案和层间绝缘层;
沟道结构,所述沟道结构穿透所述栅极层叠结构;以及
存储器层,该存储器层被设置在每个所述导电图案和每个所述沟道结构之间。
8.根据权利要求7所述的半导体存储装置,所述半导体存储装置还包括:
多层绝缘层,该多层绝缘层被设置在所述存储单元阵列和所述第二上绝缘层之间;
位线,所述位线被埋置在所述多层绝缘层中,以连接到所述沟道结构;以及
连接结构,该连接结构穿透所述多层绝缘层,所述连接结构将每个所述第二导电接触图案电连接到所述栅极层叠结构的所述导电图案中的对应的导电图案和所述位线中的对应的位线。
9.根据权利要求1所述的半导体存储装置,其中,所述第一上绝缘层从所述第一导电接触图案的突出部的高度大于每个所述第二导电接触图案从所述第二上绝缘层的突出部的高度。
10.根据权利要求1所述的半导体存储装置,其中,所述第一上绝缘层从所述第一导电接触图案的突出部具有与每个所述第二导电接触图案从所述第二上绝缘层的突出部相同的高度。
11.根据权利要求1所述的半导体存储装置,其中,所述第一上绝缘层从所述第一导电接触图案的突出部具有与所述第二导电接触图案从所述第二上绝缘层的一些突出部相同的高度,并且所述第一上绝缘层从所述第一导电接触图案的一些突出部的高度大于所述第二导电接触图案从所述第二上绝缘层的其余突出部的高度。
12.根据权利要求1所述的半导体存储装置,其中,每个所述凹槽被形成为具有比所述第二导电接触图案当中的与该凹槽对应的第二导电接触图案宽的宽度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911069774.9/1.html,转载请声明来源钻瓜专利网。