[发明专利]半导体器件的制作方法

说明书

本发明公开了一种半导体器件的制作方法，在器件区形成器件堆叠结构，在非器件区形成参照堆叠结构，在对器件堆叠结构进行刻蚀形成台阶结构过程中，同步对参照堆叠结构进行刻蚀，检测参照堆叠结构中绝缘介质层的厚度，基于参照堆叠结构中绝缘介质层的厚度，可以确定器件堆叠结构的台阶结构中绝缘介质层的厚度，可以在器件堆叠结构上制备台阶结构的过程中，通过参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度，便于台阶结构中绝缘介质层厚度的实时监控，可以用于监控不同厚度台阶的工艺偏移量，通过检测参考堆叠结构中绝缘介质层厚度，可以实现器件堆叠结构中台阶又快又好的刻蚀，并及时发现绝缘介质层过刻蚀问题。

技术领域

本发明涉及半导体器件工艺技术领域，更具体的说，涉及一种半导体器件的制作方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储的数据越来越多，要求存储器的存储容量越来越大。

3D NAND将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统的二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。

3D NAND在制作过程中，在衬底上形成绝缘介质层的堆叠结构，需要对堆叠结构进行刻蚀形成台阶结构，而随着3D NAND存储量的增大，堆叠结构中绝缘介质层的数量也越来多，绝缘介质层的厚度也越来越薄，在对堆叠结构进行刻蚀形成台阶结构的过程中，会导致出现绝缘介质过刻蚀问题。

发明内容

有鉴于此，本申请提供了一种半导体器件的制作方法，方案如下：

一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底具有器件区以及非器件区；

在所述器件区形成器件堆叠结构，在所述非器件区形成参照堆叠结构，所述器件堆叠结构以及所述参照堆叠结构具有同步形成的多层交替层叠设置的绝缘介质层；

对所述器件堆叠结构以及所述参照堆叠结构进行同步刻蚀，在所述器件堆叠结构中形成台阶结构，检测所述参照堆叠结构中绝缘介质层的厚度；

基于所述参照堆叠结构中绝缘介质层的厚度，确定所述台阶结构中绝缘介质层的厚度。

优选的，在上述制作方法中，所述半导体衬底为晶圆，具有多个阵列排布的所述器件区，相邻所述器件区之间具有切割沟道，所述非器件区位于所述切割沟道。

优选的，在上述制作方法中，相邻两行所述器件区之间切割沟道的宽度不等于相邻两列所述器件区之间切割沟道的宽度；

形成所述参照堆叠结构的方法包括：

在相邻两行所述器件区之间的切割沟道内以及相邻两列所述器件区之间的切割沟道内均形成所述参照堆叠结构。

优选的，在上述制作方法中，所述参照堆叠结构包括：

第一参照堆叠结构，所述第一参照堆叠结构用于检测所述台阶结构中顶层台阶表面绝缘介质层的厚度；

第二参照堆叠结构，所述第二参照堆叠结构用于检测所述台阶结构中底层台阶表面绝缘介质层的厚度。

优选的，在上述制作方法中，对所述器件堆叠结构以及参照堆叠结构进行同步刻蚀的方法包括：

在对所述器件堆叠结构进行刻蚀形成所述台阶结构的过程中，在所述器件堆叠结构上每形成一层台阶，同步在所述第一参照堆叠结构上对应形成一层台阶，并同步去除所述第二参照堆叠结构对应一层台阶的若干层绝缘介质层。