[发明专利]多个不同相位的振荡信号的产生方法及电路、本地振荡器

说明书

本发明提供一种产生多个具有不同相位的振荡信号的电路，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链用于接收所述第一分频输入信号，以及第二延迟链用于接收所述第二分频输入信号。校准电路用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。本发明还提供产生多个具有不同相位的振荡信号的相关电路和本地振荡器，可使用简单的结构来产生精确的正交输出信号。

【技术领域】

本发明关于本地振荡器产生准确的正交输出，尤其关于一种产生多个具有不同相位的振荡信号的方法和相关电路。

【背景技术】

在本地振荡器的一些应用中，从锁相环(phase-locked loop，PLL)输出的时钟信号被建议由具有奇数因子(例如3)的分频器来分频。然而，这种奇数分频器的输出不具有正交信息，因此如何在使用奇数分频器时建立一种新颖的本地振荡器来产生准确的正交输出是一个重要课题。

【发明内容】

本发明的目的之一在于提供一种产生多个具有不同相位的振荡信号的方法和相关电路及本地振荡器，其可使用简单的结构来产生精确的正交输出信号。

依据本发明一实施例，提供一种产生多个具有不同相位的振荡信号的电路，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号，以及第二延迟链包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号。校准电路耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。

依据本发明另一实施例，提供一种产生多个具有不同相位的振荡信号的本地振荡器，包括分频器、第一延迟链、第二延迟链和校准电路。分频器用于分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号。第一延迟链包括多个串联连接的第一延迟单元，用于接收所述第一分频输入信号。第二延迟链包括多个串联连接的第二延迟单元，用于接收所述第二分频输入信号。校准电路耦接于所述第一延迟链和所述第二延迟链，用于根据所述第一延迟链或所述第二延迟链内的信号来控制所述第一延迟链和所述第二延迟链的延迟量；其中，所述第一延迟单元和所述第二延迟单元的一部分的输出信号作为所述多个具有不同相位的振荡信号。

根据本发明又一实施例，提供一种产生多个具有不同相位的振荡信号的方法，包括：分频第一输入信号和第二输入信号以产生第一分频输入信号和第二分频输入信号；使用多个串联连接的第一延迟单元来延迟所述第一分频输入信号；使用多个串联连接的第二延迟单元来延迟所述第二分频输入信号；根据所述第一延迟单元或所述第二延迟单元的至少两个输出来控制所述第一延迟单元和所述第二延迟单元的延迟量；以及输出所述第一延迟单元和所述第二延迟单元的一部分的信号作为所述多个具有不同相位的振荡信号。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

【附图说明】

图1为根据本发明一实施例的本地振荡器的示意图。

图2为根据本发明一实施例的第一延迟链和第二延迟链的示意图。

图3示出图2所示反相器的输出的时序图。

图4为根据本发明一实施例的校准电路的示意图。

图5为根据本发明第一实施例的延迟控制的示意图。

图6为根据本发明第二实施例的延迟控制的示意图。