[发明专利]多内核存储器系统中的逻辑地址分配

说明书

本发明提供一种用于多内核存储器系统的工作负载分配方案。该存储器系统包括存储器装置和控制器，该存储器装置包括块，该控制器包括内核。控制器从主机接收多个逻辑地址；确定多个逻辑地址之中的待分配给内核的逻辑地址的范围；以及基于对多个逻辑地址的模量运算和混排运算，将该范围中的逻辑地址的多个子集分配给内核。

相关申请的交叉引用

本申请要求于2018年11月6日提交的申请号为62/756,137的美国临时申请的权益，该美国临时申请的全部内容通过引用并入本文。

技术领域

本公开的实施例涉及一种用于多内核存储器系统的地址分配方案。

背景技术

计算机环境范例已经转变成可随时随地使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储器装置的存储器系统，即数据存储装置。数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。

由于使用存储器装置的存储器系统不具有移动部件，因此其提供优异的稳定性、耐用性、高信息访问速度和低功耗。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、诸如通用闪存(UFS)的具有各种接口的存储卡以及固态驱动器(SSD)。

存储器系统可以包括多个内核。工作负载可以分配在内核之间。

发明内容

本发明的方面涉及一种用于在多内核存储器系统中的多个内核之间分配工作负载的方案。

在一个方面中，多内核存储器系统包括存储器装置，该存储器装置包括多个块，每个块具有与多个逻辑地址中的一个相对应的物理地址；以及控制器，包括多个内核，控制存储器装置对多个块中的至少一个执行操作。控制器从主机接收多个逻辑地址；确定多个逻辑地址之中的待分配给多个内核的逻辑地址的范围，该范围包括多个子集；以及基于对多个逻辑地址的模量(modulo)运算和混排(shuffling)运算，将子集分配给多个内核。

在另一个方面中，提供了一种存储器系统的操作方法。存储器系统包括存储器装置和控制器，该存储器装置包括多个块，每个块具有与多个逻辑地址中的一个相对应的物理地址；该控制器包括多个内核，用于控制存储器装置对多个块中的至少一个执行操作。该方法包括：控制器从主机接收多个逻辑地址；确定多个逻辑地址之中的待分配给多个内核的逻辑地址的范围，该范围包括多个子集；以及基于对多个逻辑地址的模量运算和混排运算，将子集分配给多个内核。

从以下描述，本发明的其它方面将变得显而易见。

附图说明

图1是示出根据本发明的实施例的数据处理系统的框图。

图2是示出根据本发明的实施例的存储器系统的框图。

图3是示出根据本发明的实施例的存储器装置的存储块的电路图。

图4是示出根据本发明的实施例的多内核存储器系统的示图。

图5是示出根据本发明的实施例的内核的示图。

图6A和图6B是示出根据本公开的实施例的工作负载分配方案的示图。

图7是示出典型工作负载分配方案的示例的示图。

图8是示出典型工作负载分配方案的另一示例的示图。

图9是示出根据本发明的实施例的工作负载分配方案的示图。

图10是示出图9的工作负载分配方案的示例的示图。

图11是示出根据本发明的实施例的工作负载分配方案的示例的示图。

图12是示出根据本发明的实施例的计算原始逻辑地址的方法的示图。