[发明专利]一种沟槽栅IGBT制作方法在审
申请号: | 201911074969.2 | 申请日: | 2019-11-05 |
公开(公告)号: | CN112768356A | 公开(公告)日: | 2021-05-07 |
发明(设计)人: | 刘勇强;曾丹;敖利波;肖婷;史波 | 申请(专利权)人: | 珠海格力电器股份有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331 |
代理公司: | 北京聿宏知识产权代理有限公司 11372 | 代理人: | 吴大建;张杰 |
地址: | 519000*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 沟槽 igbt 制作方法 | ||
1.一种沟槽栅IGBT制作方法,其特征在于,包括以下步骤:
在晶圆基片上形成初始氧化层,用刻蚀后保留相应位置的初始氧化层为掩膜在所述晶圆基片的上表面注入P型离子,在所述晶圆基片的有源区形成主结P+区以及在所述晶圆基片的终端区形成多个P+耐压环,并对所述主结P+区以及多个P+耐压环进行推结到指定深度;
在所述有源区制备多个源区沟槽,所述多个源区沟槽包括位于主结P+区外的沟槽以及至少一个位于主结P+区内的沟槽;
在所述多个源区沟槽的侧壁及底部上、在所述有源区和所述终端区的初始氧化层上、以及在所述主结P+区和所述P+耐压环的表面上制备栅极氧化层;
在所述多个源区沟槽内部的栅极氧化层上,以及所述有源区和所述终端区的栅极氧化层上制备多晶硅;
在所述多个源区沟槽之间以及在所述主结P+区与环绕所述主结P+区的沟槽之间制备P阱区和N+区,其中,所述终端区采用所述多晶硅作为掩膜制备所述N+区,所述多晶硅用于阻挡N型离子注入到所述晶圆基片的位于所述终端区的部分表面。
2.根据权利要求1所述的沟槽栅IGBT制作方法,其特征在于,
采用注入氧气的干氧氧化工艺形成栅氧化层;
采用化学气相沉淀法沉积形成多晶硅。
3.根据权利要求2所述的沟槽栅IGBT制作方法,其特征在于,
所述氧气的注入的流速为8000mL/min,所述栅氧化层厚度为所述多晶硅厚度为所述主结P+区以及多个P+耐压环的推结的指定深度为小于等于8μm。
4.根据权利要求1所述的沟槽栅IGBT制作方法,其特征在于,
在所述多个源区沟槽之间以及在所述主结P+区与周围沟槽之间制备所述P阱区和所述N+区,包括以下步骤:
对位于所述主结P+区上方、所述有源区区域和边缘N+截止环上方的所述多晶硅采用干法刻蚀工艺进行完全刻蚀,
对位于所述主结P+区上方、所述有源区区域和边缘N+截止环上方的所述初始氧化层采用干法刻蚀工艺进行刻蚀,直到所述主结P+区的所述初始氧化层厚度达到指定厚度;
在所述多个源区沟槽之间以及再所述主结P+区与环绕所述主结P+区的沟槽之间注入P型离子制备所述P阱区,并对所述P阱区进行推结达到指定深度和指定厚度;
在所述终端区采用所述多晶硅作为掩膜,在所述P阱区上方和所述芯片边缘被减薄的初始氧化层上方直接注入N型离子制备所述N+区和N+截止环,并对所述N+区和所述N+截止环进行推结;
将所述终端区区域表面的多晶硅完全刻蚀。
5.根据权利要求4所述的沟槽栅IGBT制作方法,其特征在于,
所述制备P阱区具体为注入指定剂量的P型离子,并把所述P型离子引导在所述多个源区沟槽之间和主结P+区与环绕主结P+区的沟槽之间的晶圆基片表面;
通过向芯片边缘区被减薄的初始氧化层上方注入指定剂量的N型离子形成所述N+截止环。
6.根据权利要求5所述的沟槽栅IGBT制作方法,其特征在于,
所述主结P+区的初始氧化层指定厚度为或为或为
所述对P阱区进行推结的指定深度为小于等于所述源区沟槽深度的2/3,所述P阱区的指定厚度为小于等于所述源区沟槽深度的1/3;
所述P型离子注入指定剂量为2×1015/cm2。
所述N型离子注入指定剂量为1×1015/cm2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海格力电器股份有限公司,未经珠海格力电器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911074969.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造