[发明专利]用于存储器读取和写入特性的性能变化的传感器

说明书

本文描述的各种实现涉及一种具有第一存储器结构和第二存储器结构的集成电路。第一存储器结构设置在集成电路的第一区域中，并且第一存储器结构具有带有第一晶体管的第一存储器单元。第二存储器结构设置在集成电路中的与第一区域不同的第二区域中，并且第二存储器结构具有带有第二晶体管的第二存储器单元，第二晶体管与第一晶体管分离。第二存储器单元的第二晶体管被布置为提供输出振荡频率，用于检测第一存储器单元的第一晶体管的性能变化。

技术领域

本申请涉及一种用于存储器读取和写入特性的性能变化的传感器。

背景技术

本部分旨在提供与理解本文所述的各种技术有关的信息。如本部分标题所暗示，这是对相关技术的讨论，绝不应暗示它是现有技术。通常，相关技术可以被认为或可以不被认为是现有技术。因此，应该理解的是，本部分中的任何陈述均应以此为准，而不应视为对现有技术的认可。

通常，具有设置在单个芯片上的计算系统的组件的集成电路(IC)通常是指片上系统(SoC)。SoC被制造为在单个芯片基板上包括数字、模拟、混合信号和/或射频(RF)功能。SoC应用由于其低功耗和对嵌入式系统的最小影响而对移动电子设备而言很有用。涉及SoC的一些应用可以包括嵌入式存储器，诸如例如静态随机存取存储器(SRAM)。

SoC的性能可以受到工艺变化的限制，该工艺变化使得在极端温度条件(例如-40℃的低温，或例如125℃的高温)下有高晶体管延迟和/或高互连延迟。通常，性能终止(sign-off)的最低电压比最坏情况温度和工艺变化情况下的典型电压低10％。这样，最慢点下的定时关闭(timing closure)(这种情况很少发生并且对于很少的半导体管芯会发生)限制了降低电子系统功耗的能力。

晶体管切换延迟取决于晶体管栅极处的过驱动电压，即，电压阈值(Vth)与电源电压(VDD)之间的差。有时，静态存储器(例如，静态随机存取存储器(SRAM))会显著受影响，因为它可以具有高电压阈值(Vth)设备(由于对低泄漏的要求)。存在全局工艺变化，这是指在单个半导体管芯上在非常接近的范围内使用的大量相似结构的平均特性，由此平均了由于局部性质的纯粹统计变化而引起的各个单元之间的差异。同样，由于SoC上的位计数可以太高(达到数百万个位)，因此可以需要考虑静态存储器设计中的局部变化。因此，最坏情况下的静态存储器设备的操作电压(VDD)和Vth之间的差可以实质上较低。当考虑到工艺、温度和电压上的变化时，晶体管栅极处的过驱动电压会从非常小的值(在高Vth的情况下)变化到非常大的值(在低Vth的情况下)。因此，需要为保证静态存储器功能而保留大量裕度，而且在一些情况下，在典型的操作条件下功率会受到不利影响。

发明内容

根据本申请的第一方面，提供了一种集成电路，包括：第一存储器结构，其设置在集成电路的第一区域中，第一存储器结构具有带有第一晶体管的第一存储器单元；以及第二存储器结构，其设置在集成电路中的不同于第一区域的第二区域中，第二存储器结构具有带有第二晶体管的第二存储器单元，第二晶体管与第一晶体管分离，其中第二存储器单元的第二晶体管被布置为提供输出振荡频率，用于检测第一存储器单元的第一晶体管的性能变化。

根据本申请的第二方面，提供了一种集成电路，包括：第一存储器结构，用作数据存储装置；以及第二存储器结构，用作性能传感器，性能传感器基于与不同操作条件相关联的特性选择性地提供输出振荡频率，其中第一存储器结构和第二存储器结构具有同时制造的存储器单元。

根据本申请的第三方面，提供了一种存储器结构，包括：存储器单元阵列，用作性能监视器，性能监视器基于所述存储器单元的晶体管性质和操作条件中的至少一个提供具有重复切换的输出振荡信号，重复切换的频率与存储器单元的读取性能和写入性能中的至少一个相关，其中性能监视器激活字线和位线中的至少一个的序列，使得输出振荡信号具有重复的周期性图案。

附图说明