[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，包括:

衬底；

位于衬底上方的叠层结构，所述叠层结构包括若干层间隔设置的栅极导体，所述栅极导体由栅线缝隙分割为多个栅线；

贯穿所述叠层结构的多个沟道柱；以及

位于所述栅线缝隙中的导电通道和绝缘层，所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，

其中，所述叠层结构还包括阻挡层，所述阻挡层位于相邻的两栅极导体之间，所述阻挡层内注有电子，以抑制导电通道编程区域内电子的移动。

2.根据权利要求1所述的3D存储器件，其中，所述阻挡层与所述栅极导体之间设置有层间绝缘层。

3.根据权利要求1所述的3D存储器件，其中，所述阻挡层与一侧栅极导体相连，与另一侧栅极导体之间设置有层间绝缘层。

4.根据权利要求1所述的3D存储器件，其中，所述栅极导体由选自钨、铂、钛中的至少一种或其合金组成。

5.根据权利要求2所述的3D存储器件，其中，所述阻挡层由二氧化铪组成。

6.根据权利要求1所述的3D存储器件，其中，所述3D存储器件包括沟道柱，所述沟道柱贯穿所述叠层结构。

7.根据权利要求6所述的3D存储器件，其中，所述沟道柱包括隧穿介质层、电荷存储层、阻挡介质层和沟道层。

8.一种制造3D存储器件的方法，包括：

在衬底上形成第一叠层结构，所述第一叠层结构包括交替堆叠的多个牺牲层和多个阻挡层；

形成贯穿所述第一叠层结构的多个沟道柱；

形成贯穿所述第一叠层结构的多个栅线缝隙，所述多个沟道柱位于所述多个栅线缝隙之间；

经由所述多个栅线缝隙将所述多个牺牲层置换为多个栅极导体，形成第二叠层结构，所述栅极导体被所述栅线缝隙分割为多个栅线；

在所述多个栅线缝隙中形成导电通道和绝缘层，使得所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，

其中，通过所述导电通道和所述多个栅线向所述阻挡层注入电子，抑制所述导电通道编程区域内所存储电子的移动，所述阻挡层位于所述栅线邻近所述导电通道的端部与绝缘层之间。

9.根据权利要求8所述的方法，其中，所述阻挡层与所述牺牲层之间设置有层间绝缘层。

10.根据权利要求8所述的方法，其中，所述阻挡层与一侧栅极导体相连，与另一侧栅极导体之间设置有层间绝缘层。

11.根据权利要求8所述的方法，其中，形成第二叠层结构的步骤包括：

采用所述多个栅线缝隙作为蚀刻剂通道，去除所述第一叠层结构中的所述多个牺牲层，以形成与所述栅线缝隙连通的空腔；

采用所述多个栅线缝隙作为沉积物通道，在所述栅线缝隙和所述空腔中填充金属层；以及

对所述金属层进行回蚀刻，以去除所述金属层位于栅线缝隙内的部分，从而将所述金属层分割成不同层面的所述多个栅极导体。

12.根据权利要求11所述的方法，其中，所述多个栅极导体采用原子层沉积形成。

13.根据权利要求12所述的方法，其中，所述栅极导体由选自钨、铂、钛中的至少一种或其合金组成。

14.根据权利要求13所述的方法，其中，所述阻挡层由二氧化铪组成。

15.根据权利要求14所述的方法，其中，所述栅极导体由钨组成。

16.根据权利要求8所述的方法，还包括：对该存储器件进行初始化操作，通过向相邻的栅线提供高低不同的电压，使相邻栅线之间形成电位差，将电子注入位于栅线之间的阻挡层，从而完成该器件的初始化。