[发明专利]半导体装置的制造方法在审
申请号: | 201911086235.6 | 申请日: | 2019-11-08 |
公开(公告)号: | CN111863831A | 公开(公告)日: | 2020-10-30 |
发明(设计)人: | 金宣荣;李南宰 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L27/11582 | 分类号: | H01L27/11582;H01L27/11556 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种制造半导体装置的方法,该方法包括以下步骤:
在第一源极层上方形成包括氮化物的第一牺牲层;
在所述第一牺牲层上方形成包括氧化铝的第二牺牲层;
在所述第二牺牲层上方形成第二源极层;
在所述第二源极层上方形成层叠结构,所述层叠结构包括交替层叠的第一材料层和第二材料层;
形成穿过所述层叠结构、所述第二源极层、所述第二牺牲层和所述第一牺牲层的沟道层,所述沟道层被存储器层包围;
形成穿过所述层叠结构和所述第二源极层的狭缝,所述狭缝露出所述第二牺牲层;
在所述狭缝中形成多晶硅间隔件;
通过经由所述狭缝去除所述第一牺牲层和所述第二牺牲层来形成开口;
通过经由所述开口蚀刻所述存储器层来露出所述沟道层;以及
在所述开口中形成接触所述沟道层的第三源极层。
2.根据权利要求1所述的方法,其中,当去除所述第一牺牲层和所述第二牺牲层时,所述第一材料层和所述第二材料层由所述多晶硅间隔件保护。
3.根据权利要求1所述的方法,其中,当部分地蚀刻所述存储器层时,所述第一材料层和所述第二材料层由所述多晶硅间隔件保护。
4.根据权利要求1所述的方法,其中,形成所述多晶硅间隔件的步骤包括以下步骤:
在所述狭缝中形成多晶硅材料层;以及
蚀刻所述多晶硅材料层和所述第二牺牲层,以露出所述第一牺牲层。
5.根据权利要求1所述的方法,其中,形成所述多晶硅间隔件的步骤包括以下步骤:
在所述狭缝中形成多晶硅材料层;以及
蚀刻所述多晶硅材料层、所述第二牺牲层和所述第一牺牲层,以露出所述第一源极层。
6.根据权利要求1所述的方法,其中,形成第三源极层的步骤包括以下步骤:
在所述开口和所述狭缝中沉积多晶硅层;以及
通过湿法蚀刻工艺蚀刻所述狭缝中的所述多晶硅层来形成所述第三源极层。
7.根据权利要求6所述的方法,其中,当通过所述湿法蚀刻工艺蚀刻所述多晶硅层时,在所述第一源极层的上表面处形成凹槽。
8.根据权利要求7所述的方法,其中,所述凹槽位于所述狭缝下方。
9.根据权利要求1所述的方法,该方法还包括以下步骤:
通过所述狭缝用第三材料层替换所述第一材料层;以及
在所述狭缝中形成绝缘层。
10.根据权利要求1所述的方法,其中,所述第一牺牲层的厚度比所述第二牺牲层的厚度大。
11.根据权利要求1所述的方法,其中,所述第一源极层形成在金属源极层上方。
12.根据权利要求1所述的方法,其中,所述第一源极层、所述第二源极层和所述第三源极层中的每个包括多晶硅。
13.根据权利要求1所述的方法,其中,所述多晶硅间隔件是单层。
14.根据权利要求1所述的方法,其中,所述狭缝在与所述层叠结构的下表面相对应的第一水平处具有第一宽度,并且在与所述第二源极层的上表面相对应的第二水平处具有第二宽度,所述第二宽度大于所述第一宽度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911086235.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种信号传输方法及装置
- 下一篇:报文发送方法、装置、电子设备和存储介质
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的