[发明专利]一种高速模数转换电路及其控制方法

说明书

本发明涉及一种高速模数转换电路及其控制方法，所述电路包括：高精度采样开关，接收差分输入信号、采样时钟，输出采样电压；开关电容阵列，接收采样电压、置位控制信号，输出置位电压；高速比较器，接收置位电压、比较时钟，输出比较信号；逐次逼近时序控制模块，接收比较信号，输出置位控制信号、工艺角调整信号；锁存解码模块，接收置位控制信号，转换成数字信号输出；动态占空比时钟调整模块，接收工艺角调整信号、输入时钟，自动根据芯片的工艺角情况，调整采样时钟和比较时钟的占空比并输出所述时钟。本发明，通过检测工艺角，动态的调整时钟的占空比，实现了减少时钟的占空比，降低高电平采样时间，增加低电平比较转换时间，达到时序最优。

技术领域

本发明涉及电路设计技术领域，具体说是一种高速模数转换电路及其控制方法。

背景技术

近年来，通信系统(通用通信系统)的通信速率在不断提高，在通信系统中，采用模数转换器进行基带信号处理，转到中频或高频，然后再进行后续信号处理或数据发送，因此需要使用高速模数转换器(A/D转换器，或简称ADC)，对高速模数转换器的要求也就越来越高。

逐次逼近型模数转换器(SAR ADC)是一种高速模数转换器，一般由顺序脉冲发生器、逐次逼近寄存器、数模转换器和电压比较器等几部分组成。其具有中等精度、尺寸小、功耗低、成本低等优点，在消费电子、信号采集等场合得到广泛应用。

集成高速模数转换器的片上系统，出于降低成本和提高速度的考虑，通常偏向于使用深亚微米数字工艺(简称深亚微米工艺)。在深亚微米工艺下，逐次逼近型模数转换器在功耗、速度、集成度和工艺迁移性方面，相较于流水线模数转换器有着明显的优势，受到越来越多的关注。

异步时钟逐次逼近模数转换器(亦称为异步逐次逼近型模数转换器，异步SARADC)由于不需要数倍于吞吐率的高速时钟，在高速场合下得到广泛应用(异步SAR ADC内部的电压比较器采用异步时钟信号控制，使得每个比较周期均可以不同，因此可以实现更快的速度)。

通常，异步时钟逐次逼近模数转换器利用一个时钟周期，在时钟的高电平内，由采样电路完成信号采样，在时钟的低电平内，由电压比较器完成N-bit的信号比较和数字域转换。但是，由于工艺角(PVT Corner，PVT是指process,voltage,temperature)变化，电压比较器在较慢的工艺角(简称为慢工艺角，例如极慢工艺角ss、快慢工艺角fs和慢快工艺角sf)下，无法完成N-bit的信号比较和数字域转换，会限制模数转换器的工作速度。

因此，在慢工艺角下，转换时间不足的问题，需要给予解决。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种高速模数转换电路及其控制方法，通过检测工艺角，动态的调整时钟的占空比，实现了减少时钟的占空比，降低高电平采样时间，增加低电平比较转换时间，达到时序最优。

为实现上述目的，本发明采用的技术方案如下：

一种高速模数转换电路，其特征在于，包括：

高精度采样开关，用于接收差分输入信号，用于接收采样时钟，在采样时钟的控制下，输出采样电压；

开关电容阵列，用于接收采样电压，用于接收置位控制信号，在置位控制信号的控制下，输出置位电压；

高速比较器，用于接收置位电压，用于接收比较时钟，在比较时钟的控制下，输出比较信号；

逐次逼近时序控制模块，用于接收比较信号，输出置位控制信号，输出工艺角调整信号；

所述工艺角调整信号具体包括：第二置位完成指示信号rdy和第一置位完成指示信号crdy；

锁存解码模块，用于接收置位控制信号，转换成数字信号输出；