[发明专利]基于基模图的全局耦合LDPC码构造方法

说明书

本发明提出了一种基于基模图的全局耦合LDPC码构造方法，旨在解决现有技术存在的无法借助渐进性能分析工具优化译码门限的技术问题，并降低全局耦合LDPC码的误比特率。其实现步骤为:建立局部基模图；对局部基模图进行全局边扩展；对变量节点进行交织处理；筛选码长和码率满足条件的全局耦合LDPC码；确定最小译码门限；构建表示全局耦合LDPC码的基矩阵。本发明利用简单直观的图形结构，使用渐进性能分析工具优化译码门限，同时提升全局耦合LDPC码瀑布区的译码性能，降低误比特率，可用于光通信、无线通信和数据存储等场景中的编码。

技术领域

本发明属于无线通信技术及信道编码领域，涉及低密度校验码的构造方法，具体涉及一种基于基模图的全局耦合LDPC(low-density parity-check)码构造方法。本发明提出了一种基于图形结构的全局耦合LDPC码构造方法，用于光通信、无线通信和数据存储等场景中的编码。

背景技术

全局耦合LDPC码是由Juane Li和Shu Lin等人于2016年在Theory andApplications Workshop上发表的论文“Globally coupled LDPC codes”中提出的一类特殊结构的全局耦合LDPC码。从LDPC码的Tanner图上看，全局耦合LDPC码是利用一些额外的校验节点将多个独立的LDPC码连接起来，这些额外的校验节点为全局校验节点，而独立的LDPC码部分称为局部部分。正是因为有这些高联通性的全局校验节点，以及特定的代数构造方式，使得全局耦合LDPC码不但在AWGN信道和BEC信道性能优越，而且具有很好的迭代收敛速度。

Juane Li和Shu Lin等人在其发表的论文“Globally coupled LDPC codes”(IEEEInformation Theory and Applications Workshop,pp.1-10,2016)中，公开了两种基于有限域设计的全局耦合LDPC码构造方法。其中一种方法为级联型，该方法的设计步骤为：第一，构造在GF(q)上rk×rk(其中rk＝q-1)的基矩阵B_W并将其划分为r×r的阵列B_V，阵列中每一项为k×k的子矩阵W_ij，其中0≤i,j≤r-1；第二，将每个子阵W_ij提取m×n的子阵，构成新的r×r的阵列第三，从中提取t×t主对角部分作为局部部分B_R，从B_V阵列的每个子阵剩余部分的(k-m)行中选取相应的n列构成矩阵，并从矩阵中提取s行作为全局部分B_X；第四，将全局部分矩阵与局部部分拼接得到全局耦合LDPC码的基矩阵；第五，对基矩阵的每个元素进行扩展得到校验矩阵。另一种方法为交织型，该方法的设计步骤为：第一，构造在GF(q)上rk×rk(其中,rk＝q-1)的基矩阵B_W并从中提取rk×2ltf的阵列B_V(设l,t,f是满足2ltfrk的三个正整数)；第二，从B_V提取前tf行得到tf×2ltf阵列其中阵列中每一个项为f×2ltf的掩模矩阵M_i，其中0≤i≤t-1；第三，M_i中提取0≤j≤l-1的子矩阵(第i+2tj个为f×f下三角矩阵M_low，第i+2tj+t个为f×f上三角矩阵M_up，其余均为全零矩阵)，对阵列的子矩阵利用M_i掩模得到矩阵B_i；第四，从B_V阵列每个子阵中剩余部分的(rk-tf)行中选取相应的n列并提取s行构成矩阵B_X，则可得到全局耦合LDPC码的基矩阵；第五，对基矩阵的每个元素进行扩展得到校验矩阵。该两种构造方法的不足之处在于，基于有限域等步骤复杂且不直观的代数方法构造，并仅能保证其构造出的全局耦合LDPC码拥有较低的错误平层，而无法保证其瀑布区的误比特率，且仅通过代数方法构造的全局耦合LDPC码无法无法借助渐进性能分析工具优化译码门限，导致较大的码率损失和较高的误比特率。

发明内容