[发明专利]低介电常数的氧化硅膜层及其制备方法及半导体元器件

说明书

一种低介电常数的氧化硅膜层的制备方法，其包括以下步骤：将衬底置于等离子体化学气相沉积的反应室中；以及往上述反应室中通入等离子体激发气体、反应气体及呈气态的醇类化合物或其混合物进行气相沉积，获得所述低介电常数的氧化硅膜层；其中，所述反应气体包括硅源气体及氧源气体，所述醇类化合物或其混合物的通入晚于所述等离子激发气体的通入。本发明还提供一种由上述低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层，以及一种包括上述低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层的半导体元器件。

技术领域

本发明涉及半导体领域，尤其涉及一种低介电常数的氧化硅膜层及其制备方法、以及具有该氧化硅膜层的半导体元器件。

背景技术

现如今，半导体元器件已广泛地得到使用。半导体元器件通常包括电绝缘材料及设置于所述电绝缘材料中的导电结构。在大数据时代，电子产品的信息处理不断向着信号传输高频化和高速数字化的方向发展。而半导体元器件中的连接导电结构的电绝缘材料的介电常数时影响该半导体元器件高速运行的一个重要因素。

发明内容

有鉴于此，本发明提供一种低介电常数的氧化硅膜层的制备方法。

另，还有必要提供一种由上述低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层，以及一种包括上述低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层的半导体元器件。

一种低介电常数的氧化硅膜层的制备方法，其包括以下步骤：

将衬底置于等离子体化学气相沉积的反应室中；以及

往上述反应室中通入等离子体激发气体、反应气体及呈气态的醇类化合物或其混合物进行气相沉积，获得所述低介电常数的氧化硅膜层；

其中，所述反应气体包括硅源气体及氧源气体，所述醇类化合物或其混合物的通入晚于所述等离子激发气体的通入。

一种由上述的低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层。

一种半导体元器件，包括由上述的低介电常数的氧化硅膜层的制备方法制得的氧化硅膜层。

相较于现有技术，本发明制备方法制备的氧化硅膜层的介电常数较低，在应用于半导体元器件中时，有利于半导体元器件的高速运行。

附图说明

图1为本发明实施方式的低介电常数的氧化硅膜层的制备方法的流程图。

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

请参阅图1，本发明实施方式提供一种低介电常数的氧化硅膜层的制备方法，其包括以下步骤：

步骤S1，将衬底置于等离子体化学气相沉积的反应室中。

本实施方式中，所述衬底为硅基板。

步骤S2，对置于所述反应室中的所述衬底进行预热。

在本实施方式中，将所述衬底预热至100℃至1000℃。